Устройство для согласования потока телеметрических отсчетов

О П И С А Н И Е 253lI4

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Саветскик

Социалистические

Республик

Зависимое от авт. свидетельства ¹

Кл. 21ат, 7101

Заявлено 02,11.1968 (№ 1214242126-9) с присоединением заявки . Й

Нриоритет

Опубликовано 30.1Х.1969. Бюллетень U o 30

Дата опубликования описания 9.111.1е7Э

МПК Н 041

УДК 621.394.4 (088.8) Комитет по делам изооретений и открытий при Совете Министров

СССР

Авторы изобретения

Р. Т. Сафаров и С. С. Своеступов

Заявитель

УСТРОЙСТВО ДЛЯ СОГЛАСОВАНИЯ ПОТОКА

ТЕЛ ЕМЕТРИЧ ЕСКИХ ОТСЧ ЕТОВ

Известны устройства для согласования потока телеметрических отсчетов с пропускной способностью канала передачи данных, содержащие блок сокращения избыточности, буферное запоминающее устройство, подключенное к каналу передачи данных, схему управления, связанную со,входом буферного запоминающего устройства, и схему контроля очереди, соединенную со вторым выходом указанного запоминающего устройства.

Цель изобретения — уменьшение вероятности потери наиболее важных отсчетов, а также сокращение времени задержки этих отсчетов в буферной памяти.

Достигается это тем, что в предложенном устройстве между выходом упомянутого блока сокращения избыточности и входом буферного запоминающего устройства включена схема разметки, соединенная вторым входом с выходом схемы контроля очереди, а вторым выходом — с неполнодоступным буферным запоминающим устройством, которая подключена ко второму входу буферного запоминающего устройства, и вторым входом— ко второму выходу схемы управления.

На чертеже приведена схема устройства.

Оно содержит блок 1 сокращения избыточности сообщений, схему 2 разметки отсчетов класса Еь основное буферное запоминающее устройство 8, неполнодоступное буферное запомипающее устройство 4, схему 5 управления буферными запоминающими устройствами, схему б контроля длины очереди в основном буферном запоминающем устройстве и канал 7 передачи данных.

Блок 1 сокращения избыточности сообщений предназначен для устранения избыточных отсчетов. Схема 2 разметки отсчетов класса

Еь включающая в себя элементы оператив10 ной памяти для хранения признаков важности отсчетов и адресов приоритетных каналов, перекодирующее устройство, ключевой элемент и элементы логики, предназначена для добавления к отсчетам Е1 дополнитель1S ного разряда в качестве отличительного признака важности, используемого впоследствии для внеочередной передачи и . проверки на четность.

20 Основное буферное запоминающее устройство 8 является полнодоступным для отсчетов класса Е1 и Е/. Оно предназначено для согласования случайного потока отсчетов на выходе блока 1 с постоянной пропускной cno2s собностью канала 7 передачи данных. Неполнодоступное буферное запоминающее устройство 4 служит для кратковременного хранения отсчетов класса F> при заполненном основном буферном запоминающем устройстве

ЗО 8 с последующей перезаписью указанных от253114

Составитель Э. Фридолина

Редактор В. Кузнецов Техред 3. Н. Тараненко Корректор С. A. Кузовенкова

Заказ 288, 15 Тираж 480 Подписное

ЦНИИПИ Комитета по делами изооретеиий и открытий при Совете Министров СССР

Москва 7(-35, Раушская иа6., д. 4/5

Типографии, пр. Сапунова, 2 счетов класса Е> из неполнодоступного в основное буферное запоминающее устройство.

Схема б контроля длины очереди проверяет степень заполнения основного буферного запоминающего устройства 8 и по мере необходимости выдает сигнал на схему 2 разметки для перевода отсчетов класса Е в неполнодоступное буферное запоминающее устройство 4.

С выхода блока 1 сокращения избыточности сообщений случайный поток отсчетов поступает на вход схемы 2, где производится наделение отсчетов Li дополнительным признаком. Отсчеты классов Ет и Е с адресами подаются далее на вход основного буферного запоминающего устройства, где размещаются в ячейках его памяти. Если скорость поступления отсчетов Е и Е не превышает критическую величину, определяемую объемом памяти основного буферного запоминающего устройства, то по сигналам со схемы 5 управления буферными запоминающими устройствами производится равномерное считывание в канал 7 передачи данных 7 сначала отсчетов класса Еь а затем класса Е,.

При опасности переполнения основного буферного запоминающего устройства 8 схема б контроля длины очереди выдает сигнал на схему 2 разметки для перевода отсчетов Е, в пеполнодоступное буферное запоминающее устройство 4. Эти отсчеты по мере освобождения ячеек памяти основного буферного запоминающего устройства переводятся из неполнодоступного буферного запоминающего устройства в основное буферное запоминающее устройство, откуда они по сигналам схемы 5 считываются в канал 7 передачи данных. И в данном случае счигывание отсчетов

Е из основного буферного запоминающего устройства 8 по сигналам схемы 5 производится в первую очередь, Устройство проверено методом статистического моделирования. Эксперимент показал, что при объеме памяти неполнодоступного буферного запоминающего устройства, равном

10 — 20% объема памяти основного буферного запоминающего устройства, вероятность потери отсчетов класса Е> по сравнению с Е

10 уменьшается примерно на два порядка.

Все элементы устройства являются типовыми и не требуют специальной разработки.

Устройство может быть применено в системах адаптивной телеметрии и связи.

Предмет изобретения

Устройство для согласования потока телеметрических отсчетов с пропускной способностью канала передачи данных, содержащее

20 блок сокращения избыточности, буферное запоминающее устройство, подключенное к каналу передачи данных, схему управления, связанную со,входом буферного запоминающего устройства, и схему контроля очереди, соединен25 ную со вторым выходом указанного запомипающего устройства, отличающееся тем, что, с целью уменьшения вероятности потери наиболее важных отсчетов, а также сокращения времени задержки этих отсчетов в буферной

80 памяти, между выходом упомянутого блока сокращения избыточности и входом буферного запоминающего устройства включена схема разметки, соединенная вторым входом с выходом схемы контроля очереди, а вторым

85 выходом — с неполнодоступным буферным запоминающим устройством, которая подключена ко второму входу буферного запоминающего устройства, и вторым входом — ко второму выходу схемы управления.