Функциональная структура предварительного сумматора параллельно-последовательного умножителя f ( ) с аргументами множимого [mj]f(2n) и множителя [ni]f(2n) в позиционном формате (варианты)

Авторы патента:

Петренко Лев Петрович (UA)

G06F7/505 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

Владельцы патента RU 2422879:

Петренко Лев Петрович (UA)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений. Техническим результатом является повышение быстродействия процесса предварительного суммирования в параллельно-последовательном умножителе. В одном варианте функциональная структура выполнена в виде двух эквивалентных логических структур условно «j+1»-го и «j»-го разряда с использованием элементов, реализующих логические функции И, ИЛИ и НЕ для формирования выходных аргументов суммы (S_j+1)_i и (S_j)_i соответственно. 14 н.п. ф-лы.

Текст описания приведен в факсимильном виде.

1. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате, выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁(})-ИЛИ и f₂(})-ИЛИ, а также логические функции f₁(&)-И, f₃(&)-И и f₆(&)-И, f₈(&)-И, при этом вторые функциональные связи логических функций f₁(&)-И и f₆(&)-И являются функциональными входными связями соответствующих разрядов для приема входного аргумента (m _j+1)_i и (m _j)_i условно «i» «Зоны формирования», структура «j+1» разряда и «j» разряда также включает логические функции f₁( & )-НЕ и f₂( & )-НЕ, в которых функциональная выходная связь является второй функциональной связью логической функции f₃(&)-И и логической функции f₈(&)-И соответственно, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₂(&)-И, f₄(&)-И и f₅(&)-И, а в структуру «j» разряда дополнительно введены логические функции f₇(&)-И, f₉(&)-И и f₁₀(&)-И, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

где - логическая функция f₁(&)-И; - логическая функция f₁(})-ИЛИ;
«=& ₁=» - логическая функция f₁( & )-НЕ изменения активности входных аналоговых сигналов.

2. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁(})-ИЛИ и f₂(})-ИЛИ, а также логические функции f₁(&)-И, f₃(&)-И и f₅(&)-И, f₇(&)-И, при этом вторые функциональные связи логических функций f₁(&)-И и f₅(&)-И являются функциональными входными связями для приема входного аргумента (m _j+1)_i и (m _j)_i соответствующего разряда условно «i» «Зоны формирования», структура «j+1» разряда и «j» разряда также включает логические функции f₁( & )-НЕ и f₂( & )-НЕ, в которых функциональная выходная связь является второй функциональной связью соответственно логической функции f₃(&)-И и логической функции f₇(&)-И, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₂(&)-И, f₁(}& )-ИЛИ-НЕ и f₄(&)-И, а в структуру «j» разряда дополнительно введены логические функции f₆(&)-И, f₂(}& )-ИЛИ-НЕ и f₈(&)-И, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

где - логическая функция f₁(}& )-ИЛИ-НЕ.

3. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁(})-ИЛИ и f₂(})-ИЛИ, а также логические функции f₁(&)-И, f₂(&)-И и f₄(&)-И, f₅(&)-И, при этом вторые функциональные связи логических функций f₁(&)-И и f₄(&)-И являются функциональными входными связями для приема входного аргумента (m _j+1)_i и (m _j)_i соответствующего разряда условно «i» «Зоны формирования», структура «j+1» разряда и «j» разряда также включает логические функции f₁( & )-НЕ и f₂( & )-НЕ, в которых функциональная выходная связь является второй функциональной связью соответственно логической функции f₂(&)-И и логической функции f₅(&)-И, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₁(}& )-ИЛИ-НЕ, f₃(&)-И и f₂(}& )-ИЛИ-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₃(}& )-ИЛИ-НЕ, f₆(&)-И и f₄(}& )-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

4. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁(})-ИЛИ и f₂(})-ИЛИ, а также логические функции f₁(&)-И, f₃(&)-И и f₆(&)-И, f₈(&)-И, при этом вторые функциональные связи логических функций f₁(&)-И и f₆(&)-И являются функциональными входными связями соответствующих разрядов для приема входного аргумента (m _j+1)_i и (m _j)_i соответствующего разряда условно «i» «Зоны формирования», структура «j+1» разряда и «j» разряда также включает логические функции f₁( & )-НЕ и f₃( & )-НЕ, в которых функциональная выходная связь является второй функциональной связью соответственно логической функции f₃(&)-И и логической функции f₈(&)-И, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₂( & )-НЕ, f₂(&)-И, f₄(&)-И и f₅(&)-И, а в структуру «j» разряда дополнительно введены логические функции f₄( & )-НЕ, f₇(&)-И, f₉(&)-И и f₁₀(&)-И, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

5. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁( & )-НЕ и f₂( & )-НЕ, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₁(&)-И-НЕ, f₂(&)-И-НЕ, f₃(&)-И-НЕ, f₄(&)-И-НЕ, f₅(&)-И-НЕ и f₆(&)-И-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₇(&)-И-НЕ, f₈(&)-И-НЕ, f₉(&)-И-НЕ, f₁₀(&)-И-НЕ, f₁₁(&)-И-НЕ и f₁₂(&)-И-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

где - логическая функция f₁(&)-И-НЕ.

6. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁( & )-НЕ и f₃( & )-НЕ, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₂( & )-НЕ, f₁(&)-И-НЕ, f₂(&)-И-НЕ, f₃(&)-И-НЕ, f₄(&)-И-НЕ, f₅(&)-И-НЕ и f₆(&)-И-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₄( & )-НЕ, f₇(&)-И-НЕ, f₈(&)-И-НЕ, f₉(&)-И-НЕ, f₁₀(&)-И-НЕ, f₁₁(&)-И-НЕ и f₁₂(&)-И-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

7. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁( & )-НЕ и f₂( & )-НЕ, а также логические функции f₃(})-ИЛИ и f₈(})-ИЛИ, в которых первая функциональная входная связь является функциональной связью в соответствующих разрядах для приема входного аргумента (m _j+1)_i и (m _j)_i условно «i» «Зоны формирования», отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₁(})-ИЛИ, f₂(})-ИЛИ, f₄(})-ИЛИ, f₅(})-ИЛИ и f₁(&)-И-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₆(})-ИЛИ, f₇(})-ИЛИ, f₉(})-ИЛИ, f₁₀(})-ИЛИ и f₂(&)-И-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

8. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁( & )-НЕ и f₃( & )-НЕ, а также логические функции f₃(})-ИЛИ и f₈(})-ИЛИ, в которых первая функциональная входная связь является функциональной связью в соответствующих разрядах для приема входного аргумента (m _j+1)_i и (m _j)_i условно «i» «Зоны формирования», отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₂( & )-НЕ, f₁(})-ИЛИ, f₂(})-ИЛИ, f₄(})-ИЛИ, f₅(})-ИЛИ и f₁(&)-И-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₄( & )-НЕ, f₆(})-ИЛИ, f₇(})-ИЛИ, f₉(})-ИЛИ, f₁₀(})-ИЛИ и f₂(&)-И-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

9. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁( & )-НЕ и f₃( & )-НЕ, а также логические функции f₃(})-ИЛИ и f₈(})-ИЛИ, в которых первая функциональная входная связь является первой функциональной связью в соответствующих разрядов для приема входного аргумента (m _j+1)_i и (m _j)_i соответствующего разряда условно «i» «Зоны формирования», отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₂( & )-НЕ, f₁(})-ИЛИ, f₂(})-ИЛИ, f₄(})-ИЛИ, f₅(})-ИЛИ и f₁(&)-И-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₄( & )-НЕ, f₆(})-ИЛИ, f₇(})-ИЛИ, f₉(})-ИЛИ, f₁₀(})-ИЛИ и f₂(&)-И-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

10. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁( & )-НЕ и f₂( & )-НЕ, а также логические функции f₁(})-ИЛИ и f₂(})-ИЛИ, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₁(}& )-ИЛИ-НЕ, f₂(}& )-ИЛИ-НЕ, f₃(}& )-ИЛИ-НЕ, f₄(}& )-ИЛИ-НЕ и f₅(}& )-ИЛИ-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₆(}& )-ИЛИ-НЕ, f₇(}& )-ИЛИ-НЕ, f₈(}& )-ИЛИ-НЕ, f₉(}& )-ИЛИ-НЕ и f₁₀(}& )-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

11. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁( & )-НЕ и f₃( & )-НЕ, а также логические функции f₁(})-ИЛИ и f₂(})-ИЛИ, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₂( & )-НЕ, f₁(}& )-ИЛИ-НЕ, f₂(}& )-ИЛИ-НЕ, f₃(}& )-ИЛИ-НЕ, f₄(}& )-ИЛИ-НЕ и f₅(}& )-ИЛИ-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₄( & )-НЕ, f₆(}& )-ИЛИ-НЕ, f₇(}& )-ИЛИ-НЕ, f₈(}& )-ИЛИ-НЕ, f₉(}& )-ИЛИ-НЕ и f₁₀(}& )-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

12. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₂( & )-НЕ и f₄( & )-НЕ, а также логические функции f₁(})-ИЛИ и f₂(})-ИЛИ, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₁( & )-НЕ, f₁(}& )-ИЛИ-НЕ, f₂(}& )-ИЛИ-НЕ, f₃(}& )-ИЛИ-НЕ, f₄(}& )-ИЛИ-НЕ и f₅(}& )-ИЛИ-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₃( & )-НЕ, f₆(}& )-ИЛИ-НЕ, f₇(}& )-ИЛИ-НЕ, f₈(}& )-ИЛИ-НЕ, f₉(}& )-ИЛИ-НЕ и f₁₀(}& )-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

13. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₂( & )-НЕ и f₄( & )-НЕ, а также логические функции f₁(})-ИЛИ и f₂(})-ИЛИ, отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₁(&)-И-НЕ, f₂(&)-И-НЕ, f₃(&)-И-НЕ, f₄(&)-И-НЕ и f₅(&)-И-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₆(&)-И-НЕ, f₇(&)-И-НЕ, f₈(&)-И-НЕ, f₉(&)-И-НЕ и f₁₀(&)-И-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

14. Функциональная структура предварительного сумматора параллельно-последовательного умножителя f_Σ(Σ) с аргументами множимого [m _j]f(2ⁿ) и множителя [n _i]f(2ⁿ) в позиционном формате выполнена в виде двух эквивалентных по структуре логических функций условно «j+1» разряд и «j» разряд, которые включают соответственно логические функции f₁( & )-НЕ и f₂( & )-НЕ, а также логические функции f₁(})-ИЛИ и f₃(})-ИЛИ, в которых первые функциональные связи являются функциональными входными связями разрядов для приема входного аргумента (m _j+1)_i и (m _j)_i условно «i» «Зоны формирования», отличающаяся тем, что в структуру «j+1» разряда дополнительно введены логические функции f₂(})-ИЛИ, f₁(&)-И-НЕ, f₂(&)-И-НЕ и f₃(&)-И-НЕ, а в структуру «j» разряда дополнительно введены логические функции f₄(})-ИЛИ, f₄(&)-И-НЕ, f₅(&)-И-НЕ и f₆(&)-И-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания.

Способ формирования преобразованных аргументов аналоговых сигналов (0j)i и (0j+1)i сквозного параллельного переноса f( ) для преобразования позиционно-знаковых аргументов аналоговых сигналов ±[nj]f(+/-) в условной "i" зоне минимизации и функциональная структура для его реализации (варианты) // 2420868

Выполнение операций округления в соответствии с инструкцией // 2420790

Изобретение относится к процессорам, предназначенным для выполнения различных математических операций с данными. .

Генератор моделирования потоков заявок в системах массового обслуживания // 2419131

Изобретение относится к области вычислительной техники. .

Самопроверяемый модулярный вычислитель систем логических функций // 2417405

Логический преобразователь // 2417404

Изобретение относится к вычислительной технике и может быть использовано как средство преобразования кодов. .

Кросс-кластерная коммутационная матрица // 2417402

Итерационное арифметико-логическое устройство с контролируемой точностью // 2413972

Модуль коммутационной сети // 2413971

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении коммутационных средств вычислительных, управляющих и информационно-измерительных систем, а также абонентских систем связи с децентрализованным управлением.

Способ отбора информации в сети интернет и использования этой информации в разделяемом веб-сайте и компьютерный сервер для реализации этого способа // 2413278

Изобретение относится к способам отбора информации в сети Интернет. .

Функциональная структура параллельно-последовательного умножителя f ( ) в позиционном формате множимого [mj]f(2n) и множителя [ni]f(2n) с минимизированной процедурой формирования первого уровня промежуточных сумм f1..k[sj+2] частичных произведений, где "k"-число промежуточных сумм первого уровня (варианты) // 2422880

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройствах для выполнении арифметических операций умножения аргументов множимого [mj]f(2n) и множителя [ni]f(2 n) в позиционном формате

Функциональная входная структура параллельно-последовательного умножителя f ( ) в позиционном формате множимого [mj]f(2n) и множителя [ni]f(2n) (варианты) // 2422881

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций умножения аргументов множимого [mj]f(2n) и множителя [ni]f(2 n) в позиционном формате

Дискретно-аналоговое устройство // 2422897

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц

Функциональная входная структура сумматора с избирательным логическим дифференцированием d*/dn первой промежуточной суммы ±[s1 i] минимизированных структур аргументов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min (варианты) // 2424548

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Функциональная структура предварительного сумматора f ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты) // 2424549

Функциональная структура последовательных сквозных переносов fj+1( )+ и fj( )+ условно "i" "зоны формирования" для корректировки результирующей суммы предварительного суммирования активных аргументов множимого [mj]f(2n) позиционного формата в параллельно-последовательном умножителе f ( ) (варианты) // 2424550

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования в параллельно-последовательном умножителе

Специфическая для устройства индексация содержимого для оптимизированной работы устройства // 2427026

Изобретение относится к способам обеспечения передачи данных между устройствами

Функциональная входная структура сумматора с процедурой логического дифференцирования d/dn первой промежуточной суммы минимизированных аргументов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min (варианты русской логики) // 2427028

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Дискретно-аналоговое устройство // 2427036

Окончание инструкции с учетом потребляемой энергии // 2427883

Изобретение относится к способу, устройству и системе управления логикой окончания инструкций