Патент ссср 247618

2476IS

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 20.11.1968 (№ 1219277/18-24) Кл. 42m3, 5/06

21с, 46/50

74Ь, 8/11

МПК О 061

G 05Ь

G 08с

У ДК 681.325.67:

:681.326.3:681.326.74 (088.8) с присоединением заявки ¹

Приоритет

Опубликовано 04.711.1969. Бюллетень № 22

Дата опубликования описания 2.Х11.1969

Комитет по делам изобретеиий и открытий при Совете Министров

СССР от . ЮЪзаАМ

ПАТЕНТМфТ Х 1И1«эЕСЕА я

Б11БЛИОТНА

Авторы изобретения

Халил-Гусейн Оглы, В. М. Аскеров и В. П. Голышев

Заявитель

РАСПРЕДЕЛИТЕЛЬ ОЧЕРЕДНОСТИ ПОДКЛЮЧЕНИЯ

ДАТЧтИКОВ СИСТЕМЫ ОБЕГАЮ1ЩЕГО КОНТРОЛЯ

Предлагаемое изобретение относится к области вычислительной техники.

Известен распределитель подключения сигналов, содержащий кольцевой коммутатор с выходными поразрядными шинами, переключатель, триггеры и схему запрета.

Предложенное устройство отличается от известного тем, что оно содержит ячейку памяти, формирователь импульсов сброса, триггер тактовых импульсов, причем выход коммутатора, соответствующего старшему разряду, подключен ко входу «записи» ячейки памяти и ко входу «гашение» триггера тактовых импульсов, вход формирователя импульсов сброса подключен ко входу «записи» триггера тактовых импульсов и к выходу ячейки памяти, а вход «считывание» ячейки памяти подключен к подвижному контакту переключателя.

Это позволяет упростить устройство.

Блок-схема распределителя показана на чертеже.

Распределитель содержит кольцевой коммутатор, из пяти ячеек 1 — 5. Выходы ячеек

1 — 4 подключены соответственно ко входам

«1» выходных динамических триггеров б — 9, которые через ключи подключают датчики параметров (на чертеже не показаны). Выходы ячеек 1 — 4 через переключатель 10 подключены также ко входу «О» ячейки памяти 11, а выход ячейки б — ко входу «1» ячейки памяти 11, ко входу «0» триггера тактовых импульсов 12 и ко входу «1» ячейки 1.

Распределитель работает следующим образом.

В исходном состоянии сброшены в «О» триггеры 12 и 13.

Ячейка l подготовлена формирователем импульсов сброса 14 к запуску, переключа10 тель 10 включен, например, на выход ячейки

8, а в ячейку памяти 11 не записана «1».

Распределитель управляется от программного блока, включенного в систему обегающего контроля. С началом цикла измерения программный блок посылает первый импульс на вход триггера 18. На выходе «0» триггера

18 появляется импульс, открывающий ячейку 1. Импульс на выходе ячейки 1 включает триггер б и одновременно подготавливает к запуску ячейку 2.

Второй импульс, поступающий от программного блока на вход триггера 18, переключает его и по выходу «1» отключает триггер б.

Третий импульс открывает ячейку 2, которая включает выходной триггер 7, подготавливаег ячейку 8 к запуску и т. д.

Девятый импульс с выхода «О» триггера 18 открывает ячейку б, когорая подготавливает к з0 запуску ячейку 1, записывает «1» в ячейке

247618

Составитель E. Максимов

Редактор Л. Утехина Техред Т, П. Курилко Корректор С. М. Сигал

Заказ 3083 5 Тираж 480 Подписное

1ЯНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, К-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2 памяти 11 и одновременно отключает триггер

12 по входу <0».

Очередные импульсы, следующие па вхоч, триггера 13, отсчитывают время паузы между циклами. В это время все триггеры б — 9, а следовательно, и датчики параметров отключены, так как отключен триггер 12.

После отсчета импульсов пауз снова открывается ячейка 8, считывающая информацию с ячейки памяти 11 по входу «О-. Выходной импульс ячейки памяти 11 запускает триггер 12 и одновременно через формирователь 14 устанавливает коммутатор в исходное состояние.

При посылке очередного импульса цикл измерения повторяется.

Предмет изобретения

Распределитель очередности подключения датчиков системы обега1сяцего контроля, выполненный на феррит-транзисторных элементах, содержащий кольцевой коммутатор, поразрядные шины которого подключены через динамические триггеры к выходным шинам распределителя и к неподвижным контактам переключателя выходных шин коммутатора, и триггер, подключенный к коммутатору, отличающийся тем, что, с целью упрощения устройства, он содержит ячейку памяти, формирователь импульсов сброса, триггер тактовых импульсов, причем выход коммутатора, соответствующего старшему разряду, подключен ко входу «записи» ячейки памяти и ко входу

«гашение» триггера тактовых импульсов, вход формирователя импульсов сброса подключен ко входу «записи» триггера тактовых импульсов и к выходу ячейки памяти, а вход «считывание» ячейки памяти подключен к подвижному контакту переключателя.