Дешифратор двоичного кода

220624

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 11.XI.1965 (М 1036703/26-24) с присоединением заявки №

Приоритет

Опубликовано 28.Ч1.1968. Бюллетень № 20

Дата опубликования описания 24,IX.1968

Кл. 42m, 14

МПК 6 06f

УДК 681.188(088.8) Комитет оо делам изобрвтвиий и открытий ори Совете Мииистров

СССР

Автор изобретения

В. Ф. Басалыга

Заявитель

ДЕШИФРАТОР ДВОИЧНОГО КОДА

Известны дешифраторы двоичного кода, содержащие регистры и логические схемы. Предлагаемый дешифратор отличается от известных тем, что он содержит преобразователь прямого кода адреса во временной интервал и преобразователь обратного кода адреса ввременной интервал, входы которых соединены с прямыми и инверсными выходами регистра адреса соответственно и с генератором импульсов, .выходы преобразователей через формирователи связаны со входами широкополосной линии задержки, соседние отводы линий задержки подключень1 к схемам совпадения на два. Это позволяет увеличить быстродействие схемы.

На фиг. 1 представлена схема дешифратора на 2 выходов (и — количество разрядов регистра адреса); на фиг. 2 — возможный вариант импульсной схемы «И» на туннельном диоде; на фиг. 3 — возможная функциональная схема преобразователя двоичный код— временной интервал.

Дешифратор состоит из трех основных частей: преобразователя 1 прямого кода адре"а во временной интервал, преобразователя 2 обратного кода адреса во временной интервал и дешифратора 3 временного интервала. Для наглядности показан и регистр адреса 4 íà и разрядов. Каждый из преобразователей «кода — в интервал» имеет импульсные входы 5, б, на которые подается пусковой сигнал 7, импульсные выходы 8, 9 и 2" угравляющих входов. Эти входы соединяются с выходными шинами регистра адреса.

5 Дешифратор временного интервала состоит из устройства задержки 10, имеющего два входа II и 12 и (2" + 1) выходов, двух формирователей 13, 14 коротких импульсов, каждый из которых имеет входы 15, lб и выходы

10 17, 18 и 2 импульсных схем «И» — 19 — 23, каждая из которых имеет два импульсных входа 24 — 28 (2" выходов схем «И» являются выходами дешифратора). Выход 9 преобразователя 1 прямого кода адреса соединяется с

15 входом 15 формирователя 13 коротких импульсов; аналогично выход 8 преобразователя 2 соединяется с входом lб второго формировагеля 14. Выход 17 формирователя 13 соединяется с входом 12 устройства задержки, а

20 выход 18 формирователя 14 — со входом 11 того же устройства.

Выходы устройства задержки 10 соединяются соответственно с двумя импульсными входами двух соседних схем «И» 19 — 23, кроме

25 первого и последнего отводов, каждый из которых соединяется с одним входом импульсной схемы «И», именно, первой и последней.

Наиболее подходит для импульсных схем

«И» пороговая схема на основе одностабиль30 ного мультивибратора, фиг. 2. В ней исполь220624

3 зованы: туннельный диод 29, воп<ротивления входных цепей 80, 81, индуктивность 82, са-. противление смещения 88, шина питания Р4.

Схема по питанию развязывается емкостью

85. Схема широко известна и хорошо изучена.

На фиг. 3 показан один из возможнь1х вариантов преобразователя двоичного кода в интервал (преобразователи 1 и 2 идентичны).

Преобразователь состоит из идентичных и узлов, причем каждый узел управляется одним разрядом регистра адреса. Каждый узел состоит из двух импульсных потенциальных клапанов 86 41 имеющих входные потенциальные цепи 42 — 44 и выходные 45 — 47. Вход 45 клапана Р7 совдиняется с одним плечом триггера регистра адреса (на фиг. не показан), а вход 42 клапана 86 с другим плечом того же триггера. Выход клапана 86 соединен через линию задержки 46, а выход клапана 87— непосредственно со входами схемы «ИЛИ» 47.

Выход схемы «ИЛИ» 47 связан с импульсными входами двух клапанов 88, 89 следующего разряда. На импульсные входы клапанов первого разряда подается пусковой импульс. Выход 48 схемы «ИЛИ» 49 последнего разряда является, выходом преобразователя. Линии задержки 46, 50, 51 в первом разряде имеют величину т, во втором — 2т, в третьем 4т и т.д., в последнем — 2" — т. В зависимости от состояния триггера входной импульс или проходит через линию задержки, или не проходит. Каждому двоичному коду соответствует свой временный интервал, равный времени между входным и выходным импульсом. Формироватедр 18, Д коротких импульсов формируют импульсы длительностью меньше т,.

У тройстро задержки может быть выполнено различным способом, необходимо только, чтрб задержка между двумя отводами была г и импульс ьщ распространяться в обе стораць1. 8 качестве устройства задержки можно исцо 1ьзоватц линию с распределенными параметрацц (коаксиальный кабель, полосковая линия). В этом случае волновое сопрртивление л1цщи должно быть много меньше входного сагц отивления схемы «Ц», т. е. с большой точцостью сопротивлений 80, 81. Это условие огранцчивает длину линии, а следовательно, и обь дм ддцифратора. Избавиться от этого цо@на, щн включить. через, участки с задержкой ъ форь1ирующ11е схемы на туннельных

25 зо

35 диодах. Кон фигурация этих схем такая же, как и на фиг. 2. Сопротивление 80, 81 в этом случае служат лишь для развязки по постоянной составляющей. Наконец, можно применять линии на туннельных диодах с тактирующими импульсами с периодом т и т. п.

Работа схемы заключается в следующем.

Код адреса преобразуется во временной интервал одним и вторым преобразователями кода в интервал. Причем, если один из преобразователей дает интервал 1, то второй даст (2" ) т — 1. Импульсы с преобразователей формируются формирователями 18, 14 и подаются на противоположные входы устройства задержки, и двигаются навстречу друг другу.

Длительность импульса такая, что он не появляется на двух соседних выходах одновременно, и от одного его схемы «И» не срабатывают. Наконец, левый и правый импульс проходят одновременно к двум соседним отводам (или выходным), и импульсная схема

«И», подключенная к ним, срабатывает. В зависимости от временного сдвига между импульсами они будут встречаться в разном месте, т. е. будут срабатывать разные выходные схемы «И».

Общее время дешифрации (2" — 1) т. Время зависит от того, какой длительности импуль" движется в устройстве задержки, ибо необходимо, чтобы 1„< т. Практически легко с помощью туннельных диодов получить 1„=1—

4 нсек. Гак, дешифратор на 128 выходов будет иметь время дешифрации при г=З нсек, примерно, 400 нсек.

Предмет изобретения

Дешифратор двоичного кода, содержащий регистры и логические схемы, отличающийся тем, что, с целью увеличения быстродействия схемы, он содержит преобразователь прямого кода адреса во временной интервал и преобразователь обратного кода адреса во временной интервал, входы которых соединены с прямыми и инверсными выходами регистра адреса соответственно и с генератором импульсов, выходы преобразователей через формирователи связаны со входами широкополосной линии задержки, соседние отводы линий задержки подключены к схемам совпадения .на два.

220624

Миг 1 иг 2

Составитель В. А. Субботин

Редактор Е. В. Семанова Техред А. А, Камышникова Корректор Л. В. Каделяева

Заказ 2697(2 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2