Устройство подавления структурных помех

 

Изобретение относится к радиосвязи и может найти применение в асинхронно-адресных системах связи с широкополосными сигналами. Устройство подавления помех содержит n перемножителей 1, первый сумматор 2, режекторный фильтр 3, развязывающее устройство 4, n вторых перемножителей 5, второй сумматор 6, аттенюатор 7, коммутатор 8, ключи 9, элемент "ИЛИ" 10 и элемент задержки 12. Устройство позволяет повысить степень подавления структурных помех от 20 до 60 дБ. 2 ил.

Изобретение относится к радиосвязи и может найти применение в асинхронно-адресных системах связи с широкополосными сигналами.

Известно устройство подавления структурных помех по а.с. N 930719, содержащее первый и второй перемножители, подключенные ко входам сумматора и блока выделения информации, третий перемножитель, соединенный с блоком ФАПЧ и блоком формирования опорных сигналов, первый и второй полосовые фильтры и дешифратор. Работа устройства основана на формировании оценки помехи за счет подавления во входной смеси полезного сигнала с последующей компенсацией помехи с использованием полученной помехи.

Известно устройство по а.с. N 1107327, содержащее первый и второй перемножители, первый и второй полосовые фильтры, ГПСП, блок ФАПЧ, коммутатор, блок выделения информации. В этом устройстве также формируется оценка помехи, которая используется для последующей компенсации помех.

Недостатком этих известных устройств является малая степень подавления помех.

Наиболее близким по технической сущности к предлагаемому является устройство по а.с. N 1338078, структурная схема которого приведена на фиг. 1, где обозначено: 1 - перемножитель, 2 - генератор копии сигнала, 3 - интегратор, 4 - ключ, 5 - блок сравнения, 6 - формирователь порога, 7 - режекторный фильтр, 8 - перемножитель, 9 - вычитатель, 10 - элемент задержки, 11 - усилитель.

Устройство содержит последовательно соединенные вычитатель 9, первый вход которого является входом устройства, перемножитель 1, режекторный фильтр 7, перемножитель 8, усилитель 11, выход которого соединен со вторым входом вычитателя 9. Выход перемножителя 1 соединен также через интегратор 3, ключ 4 с блоком сравнения 5, второй вход которого соединен с выходом формирователя порога 6. Выход генератора ПСП 2 соединен со входом перемножителя 1 и через элемент задержки 10 со входом перемножителя 8. Второй выход генератора 2 соединен со вторым входом ключа 4.

Работает устройство следующим образом.

Входной сигнал, представляющий собой смесь полезного широкополосного сигнала и помех, поступает на вход вычитателя 9, где из него вычитается сигнал, сформированный в кольце обратной связи и поступающий с выхода усилителя 11. С выхода вычитателя 9 сигнал поступает на перемножитель 1, где перемножается с опорным сигналом, формируемым генератором 2. Результат перемножения накапливается в интеграторе 3 и через ключ 4, управляемый генератором 2, подается на блок сравнения 5, где сравнивается с пороговым сигналом, сформированным в формирователе 6.

Одновременно сигнал с выхода перемножителя 1 поступает в кольцо обратной связи, содержащее режекторный фильтр 7, перемножитель 8 и усилитель с регулируемым коэффициентом усиления. В результате перемножения с копией сигнала полезный сигнал ШПС на выходе перемножителя сворачивается в узкополосный сигнал, а узкополосные помехи превращаются в широкополосные помехи с базой Б, равной базе полезного ШПС. В режекторном фильтре 7 режектируется свернутый полезный сигнал и части спектра помех, попадающих в его полосу. Таким образом, на выход режекторного фильтра 7 полезный сигнал не проходит. С выхода режекторного фильтра 7 помехи поступают на перемножитель 8, где путем перемножения с той же копией полезного сигнала, задержанной в элементе задержки 10 на величину задержки , равную задержке помех в режекторном фильтре 7, сворачиваются в узкополосные сигналы, т.е. приводятся к своему первоначальному виду. С выхода перемножителя 8 помехи через усилитель 11 подаются на вход вычитателя 9. Таким образом, на первом входе вычитателя 9 присутствует полезный сигнал и помехи, а на втором его входе только помехи. В вычитателе 9 обеспечивается противофазность сигналов, поступающих по его входам. В процессе настройки коэффициент усиления усилителя с регулируемым коэффициентом усиления выбирается таким, чтобы обеспечивалось равенство амплитуд сигналов на его выходе. Поскольку полезный сигнал поступает только по первому выходу вычитателя 9, а помехи - как по первому, так и по второму его входам, то сигнал на его выход проходит без искажений, а помехи в нем компенсируются.

Недостатком устройства-прототипа является низкая помехоустойчивость к структурным помехам.

Для повышения помехоустойчивости в устройство, содержащее первый и второй перемножители, режекторный фильтр, элемент задержки, введены (n - 1) первых перемножителей, первый сумматор, входы которого соединены с выходами n первых перемножителей, а выход со входом режекторного фильтра, последовательно соединенные развязывающее устройство, вход которого соединен с выходом режекторного фильтра, (n - 1) вторых перемножителей, второй сумматор, аттенюатор, коммутатор, первый вход которого соединен через элемент задержки со входом устройства, а управляющий вход - с выходом схемы "ИЛИ", а также n ключей, управляющие входы которых объединены со входами схемы "ИЛИ" и соединены с источником команды о наличии (или отсутствии) синхронизации приемника ЦС, вторые входы ключей соединены с источниками ПСП соответствующего приемника ЦС, а выходы ключей соединены со вторыми входами n первых перемножителей, а через n элементов задержки со вторыми входами n вторых перемножителей.

Структурная схема заявляемого устройства представлена на фиг. 2, где обозначено: 1₁...1_n - перемножители, 2 - сумматор, 3 - режекторный фильтр, 4 - развязывающее устройство, 5₁...5_n - перемножитель, 6 - сумматор, 7 - аттенюатор, 8 - коммутатор, 9₁...9_n - ключ, 10 - схема "ИЛИ", 11, 12 - элементы задержки.

Устройство содержит n перемножителей 1, объединенные входы которых являются входами устройства. Выходы перемножителей 1 соединены со входами сумматора 2, выход которого через режекторный фильтр 3 соединен со входом развязывающего устройства 4. Выходы развязывающего устройства 4 соединены со входами второй группы из n перемножителей 5, выходы которых соединены со входами сумматора 6. Выход сумматора 6 через аттенюатор 7 соединен со вторым входом коммутатора 8, первый вход которого соединен со входом устройства через элемент задержки 11. Вторые входы перемножителей 1 соединены с выходами ключей 9. С этими же выходами ключей 9 через элементы задержки 12 соединены вторые входы перемножителей 5. Входы ключей 9 соединены с источниками ПСП соответствующих приемников. Вторые входы ключей 9 и входы схемы "ИЛИ" 10 объединены и соединены с источниками команды о наличии (или отсутствии) синхронизации каждого приемника со своим сигналом. Выход схемы "ИЛИ" 10 соединен с третьим входом коммутатора 8.

Работает устройство следующим образом.

Входная смесь, содержащая полезный ШПС и структурные помехи, поступает на первый вход коммутатора 8 через элемент задержки 11, а на второй его вход через цепочку элементов 1 - 7. На вторые входы перемножителей 1 и 5 через ключи 9 (9₁...9_n) подаются ПСП. При этом на каждый i-тый перемножитель через ключ 9i (i = 1,...n) подается ПСП i от соответствующего этому перемножителю приемника, расположенного на ЦС асинхронно-адресной системы связи. Управление ключом 9i осуществляется командой CC_i от i-го приемника. В том случае, когда i-тый приемник вошел в синхронизм с сигналом своего абонента, на его выходе формируется команда "1". При отсутствии синхронизации "0".

Сигналы с выходов перемножителей суммируются в сумматоре 2, режектируются режекторным фильтром 3 и через развязывающее устройство 4 результат режекции подается на перемножители 5. Структурная помеха от i-той АС асинхронно-адресной системы связи за счет перемножения с синхронной с ней опорной ПСП_i сворачивается в узкополосную помеху, которая режектируется режекторным фильтром 3 и поэтому не поступает на вход коммутатора 8. В то же время полезный ШПС не сворачивается в перемножителях 1, а получает в них дополнительную манипуляцию, которая снижается в перемножителях 5 за счет перемножения с теми же опорными ПСП.

Таким образом на вход коммутатора 8 поступает полезный ШПС, а помехи не проходят. Управление коммутатором 8 осуществляется командами CC₁...CC_n, которые поступают от приемников ЦС (n = 1, N - 1) на управляющий вход через схему "ИЛИ". То есть если хотя бы один из n приемников ЦС вошел в синхронизм со своим абонентом, то на выходе схемы "ИЛИ" 10 сформируется "1", которая подключит к выходу устройства аттенюатор 7, а выход элемента задержки 11 отключит. В данном случае входная смесь пройдет через блоки 1 - 8, при этом от нее отрежектируются структурные помехи от соответствующих абонентов. В том случае, когда ни один из приемников ЦС не вошел в синхронизм, на выходе схемы "ИЛИ" формируется "0", коммутатор 8 подключает к выходу устройства выход блока 11 и входная смесь проходит на выход устройства.

Элемент задержки 11 вводится при необходимости для выравнивания по задержке ШПС, проходящего по верхней и нижней ветвям. Элементы задержки 12 вводятся также при необходимости для выравнивания по времени ШПС и опорных ПСП на входах перемножителей 5. Такая необходимость возникает при высоких тактовых частотах ПСП.

Пусть в асинхронной системе связи имеется ЦС, на которой установлен передатчик и n приемников, каждый из которых принимает сигнал от своей АС, содержащей передатчик и приемник. В каждый из приемников ЦС устанавливается устройство-прототип или заявляемое устройство. При этом на входы заявляемого устройства, устанавливаемого в i-тый приемник, подаются n - 1 ПСП других приемников и их n - 1 сигналы синхронизации. В устройстве-прототипе в первом перемножителе осуществляется свертка полезного сигнала, который режектируется в режекторном фильтре, и дополнительная манипуляция помех, которая снимается во втором перемножителе. Таким образом на первый вход вычитателя подается смесь сигнала и помех, и на второй - только помехи, за счет чего обеспечивается их компенсация. Однако степень компенсации ограничивается величиной 20 - 40 дБ, что определяется возможностями схем компенсации в условиях разброса параметров элементов схемы. Кроме того, за счет вырезания части спектра помехи режекторным фильтром в принципе невозможна полная ее компенсация. При этом нескомпенсированная часть помехи попадает в такт сигнала и не может быть от него отделена при дальнейшей обработке.

В заявляемом устройстве степень ослабления структурных помех определяется затуханием в полосе режекторного фильтра, которая может составлять 60 - 80 дБ. Степень подавления помех в схемах режекции значительно выше, чем в схемах компенсации. При этом выигрыш в степени подавления помех составляет 20 - 60 дБ, что и доказывает достижение поставленной цели.

Формула изобретения

Устройство подавления структурных помех, содержащее первый перемножитель, режекторный фильтр, второй перемножитель, элемент задержки, соединенный с вторым перемножителем, отличающееся тем, что в него введены n - 1 первых перемножителей, первый сумматор, развязывающее устройство, n - 1 вторых перемножителей, последовательно соединенные второй сумматор, аттенюатор, коммутатор, n - 1 ключей, n элементов задержки, элемент ИЛИ при этом вход элемента задержки, соединенный с входами n первых перемножителей, является входом устройства, выходы n первых перемножителей через сумматор, режекторный фильтр и развязывающее устройство соединены с n входами вторых перемножителей, выходы которых через сумматор и аттенюатор соединены с первым сигнальным входом коммутатора, второй сигнальный вход которого соединен с выходом элемента задержки, управляющий вход - с выходом элемента ИЛИ, а выход является выходом для подключения к i-му из n + 1 приемников центральной станции, вход каждого из n ключей является входом для подключения источника псевдослучайной последовательности j-го, где j i, приемника центральной станции, управляющий вход каждого ключа и соединенный с ним одним из входов элемента ИЛИ являются входом для подключения к источнику команды о наличии синхронизации j-го приемника центральной станции, выход каждого ключа соединен с входом одного из n первых перемножителей непосредственно, а со входом одного из n вторых перемножителей через элемент задержки.

РИСУНКИ

Рисунок 1, Рисунок 2