Устройство подавления структурных помех

 

Устройство подавления структурных помех относится к радиосвязи и может быть использовано в системах связи с широкополосными сигналами. Устройство обеспечивает подавление помех любых видов: шумоподобных, фазоманипулированных (структурных, имитационных), несущие частоты которых находятся в полосе полезного ШПС, за счет введения в устройство коммутатора 4, регулируемого элемента задержки 8, ограничителя 6, квазикогерентного демодулятора ФМн-сигналов (КД) 5 и блока обнаружения и подавления узкополосных помех (БОПУП) 2. Устройство содержит последовательно соединенные регулируемый элемент задержки 8, первый перемножитель 1, БОПУП 2, второй перемножитель 3, коммутатор 4, выход которого является выходом устройства. Первый вход коммутатора 4, вход регулируемого элемента задержки 8 и вход ограничителя 6 объединены и являются входом устройства. Выход ограничителя 6 через КД 5 соединен одновременно с другим входом перемножителя 1 и входом элемента задержки 7, выход которого соединен с другим входом перемножителя 3. Второй выход БОПУП 2 соединен с управляющим входом коммутатора 4. 3 ил.

Изобретение относится к радиосвязи и может найти применение в системах связи с широкополосными сигналами.

Известны способы и устройства подавления структурных помех, основанные на согласованной фильтрации и корреляционной обработке широкополосных сигналов, описанные в монографиях Диксона Р.К. Широкополосные системы.- М.: Связь, 1979, Тузова Г.И. Статистическая теория приема сложных сигналов.- М.: Сов. радио, 1977.

Известно устройство, описанное в книге Шумоподобные сигналы в системах передачи информации. /Под ред. Пестрякова В.Б.- М.: Сов. радио, 1973.

Все эти устройства обладают низкой помехоустойчивостью к структурным помехам.

Наиболее близким по технической сущности к предлагаемому является устройство по авт.св. СССР N 1338078, принятое за прототип.

Структурная схема устройства-прототипа представлена на фиг. 1, где обозначено: 1 - первый перемножитель; 2 - генератор копии сигнала; 3 - фильтр (интегратор); 4 - ключ сброса; 5 - схема сравнения с порогом; 6 - формирователь порога; 7 - режекторный фильтр; 8 - второй перемножитель; 9 - вычитающее устройство;
10 - элемент задержки;
11 - усилитель с регулируемым коэффициентом усиления.

Устройство содержит последовательно соединенные вычитающее устройство 9, первый вход которого является входом устройства, первый перемножитель 1, фильтр 3, ключ сброса 4, схему сравнения с порогом 5, второй вход которой соединен с выходом формирователя порога 6. Выход первого перемножителя 1 через режекторный фильтр 7 подсоединен к первому входу второго перемножителя 8 и через усилитель 11 соединен с вторым входом вычитателя 9. Генератор копии сигнала 2 соединен с входом первого перемножителя 1 и через элемент задержки 10 - с входом второго перемножителя 8. Другой выход генератора копии сигнала 2 соединен с другим входом ключа сброса 4.

Работает устройство следующим образом.

Входной сигнал, представляющий собой смесь полезного ШПС и помех, поступает на вход вычитателя 9, где из него вычитается сигнал, сформированный в кольце обратной связи и поступающий с выхода усилителя 11. С выхода вычитателя 9 сигнал поступает на вход перемножителя 1, где перемножается с опорным сигналом, формируемым в генераторе 2. Результат перемножения накапливается в интеграторе 3 и через ключ 4, управляемый генератором 2, подается на блок 5, где сравнивается с порогом, сформированным в формирователе 6.

Одновременно сигнал с выхода перемножителя 1 поступает в кольцо обратной связи, образуемое режекторным фильтром 7, вторым перемножителем 8, и усилителем 11. В результате перемножения с копией сигнала полезный ШПС на выходе перемножителя 1 сворачивается в узкополосный сигнал, а узкополосные помехи превращаются в широкополосные помехи с базой Б, равной базе полезного ШПС. В режекторном фильтре 7 свернутый полезный сигнал и часть спектра помех, попадающих в полосу фильтра 7, режектируются. В полосу режекторного фильтра попадает 1/Б-я часть мощности каждой помехи.

Таким образом на выход режекторного фильтра 7 полезный сигнал проходит, а помехи ослабляются не более в (1 - 1/Б) раз. С выхода режекторного фильтра 7 помехи поступают на второй перемножитель 8, где путем перемножения с той же копией полезного сигнала, задержанной в элементе задержки 10 на величину задержки , равную величине задержки помех в режекторном фильтре 7, сворачиваются в узкополосные, т. е. приводятся к своему первоначальному виду. С выхода перемножителя 8 помехи через усилитель 11 подаются на вход вычитателя 9.

Таким образом, на первом входе вычитателя 9 присутствует полезный сигнал и помехи, а на втором его входе - только помехи. В вычитателе обеспечивается противофазность сигналов, поступающих по его входам. В процессе настройки коэффициент усиления усилителя 11 выбирается таким, чтобы обеспечивалось равенство амплитуд сигналов на его выходе. Поскольку полезный сигнал поступает только по первому входу вычитателя 9, а помехи как по первому, так и по второму его входам, то сигнал на его выход проходит без искажений, а помехи в нем компенсируются. Некомпенсированная часть каждой помехи составляет 1/Б-ю ее часть. Эта часть спектра, которая не поступила на второй вход вычитателя 9 из-за режекции в фильтре 7. Таким образом, за счет введения кольца обратной связи обеспечивается ослабление помех на входе перемножителя 1 в Б раз.

Недостатком такого устройства является низкая помехоустойчивость к структурным помехам.

В заявляемом устройстве подавление помех любых видов, несущие частоты которых находятся в полосе полезного ШПС, происходит за счет того, что в устройство, содержащее два перемножителя, причем вход первого перемножителя соединен со входом второго перемножителя через элемент задержки, введены блок обнаружения и подавления узкополосных помех (БОПУП), регулируемый элемент задержки, коммутатор и последовательно соединенные ограничитель и квазикогерентный демодулятор ФМн-сигналов (КД). При этом вход коммутатора, регулируемого элемента задержки и ограничителя объединены и являются входом устройства. Выход коммутатора является выходом устройства. Выход регулируемого элемента задержки через последовательно соединенные первый перемножитель, БОПУП и второй перемножитель соединен со входом коммутатора, управляющий вход которого соединен с другим выходом БОПУП. Выход фазового детектора соединен с входом первого элемента задержки.

Структурная схема заявляемого устройства приведена на фиг. 2, где использованы следующие обозначения:
1 и 3 - перемножитель;
2 - блок обнаружения и подавления узкополосных помех (БОПУП);
4 - коммутатор;
5 - квазикогерентный демодулятор ФМн-сигналов (КД);
6 - ограничитель (ОГ);
7 - элемент задержки;
8 - регулируемый элемент задержки.

Заявляемое устройство содержит последовательно соединенные элемент задержки 8, первый перемножитель 1, блок обнаружения и подавления узкополосных помех (БОПУП) 2, второй перемножитель 3, коммутатор 4, выход которого является выходом устройства. Первый вход коммутатора 4, вход регулируемого элемента задержки 8 и вход ограничителя 6 объединены и являются входом устройства. Выход ограничителя 6 через КД 5 соединен одновременно с другим входом перемножителя 1 и входом элемента задержки 7, выход которого соединен с другим входом перемножителя 3. Второй выход БОПУП 2 соединен с управляющим входом коммутатора 4.

Заявляемое устройство работает следующим образом.

Входной полезный ШПС и мощная структурная помеха поступает на ОГ6, где мощная помеха подавляет сигнал, после чего помеха поступает на ФД5, где выделяет ПСП помехи, подаваемые на входы перемножителей 1 и 3. Одновременно полезный ШПС и мощная структурная помеха подаются на первый перемножитель 1, где осуществляется манипуляция полезного ШПС по закону ПСП помехи, которая снимается во втором перемножителе 3. В перемножителе 1 за счет перемножителя с опорной ПСП структурной помехи, осуществляется "свертка" широкополосной структурной помехи в узкополосную помеху, которая обнаруживается и подавляется в БОПУП 2.

Полезный ШПС за счет манипуляции по закону ПСП помехи в перемножителе 1 расширяет свой спектр, который проходит через БОПУП 2, где из него при наличии структурной помехи режектируется узкая полоса спектра на частоте несущей структурной помехи. Спектр полезного ШПС восстанавливается на выходе перемножителя 3 за счет перемножения с той же ПСП структурной помехи. Сигнал об обнаружении помехи с выхода БОПУП 2 подается на коммутатор 4. При отсутствии сигнала обнаружения помехи коммутатор 4 подключает к выходу устройства первый вход, при этом входная смесь непосредственно подается со входа устройства на его выход. В случае обнаружения помехи в БОПУП коммутатор подключает к выходу устройства первый вход, при этом из входной смеси в БОПУП 2 режектируется помеха при любом значении ее несущей частоты, лежащей в полосе ШПС.

Таким образом, в устройстве-прототипе обеспечивается режекция мощных структурных помех, несущая частота которых совпадает с несущей частотой полезного ШПС. Широкополосные помехи с другими несущими частотами не режектируются, так как несущие частоты их лежат за пределами полосы режекторного фильтра 15.

Заявляемое устройство обеспечивает подавление любых видов шумоподобных фазоманипулированных помех (структурных, имитационных), несущие частоты которых находятся в полосе полезного ШПС.

Остановимся на аппаратурной реализации блоков заявляемого устройства.

КД может быть выполнен, например, по схеме Костаса (Петрович Н.Т. Передача дискретной информации в канале с фазовой манипуляцией.- М.: Сов.радио, 1965).

Коммутатор может быть выполнен на микросхеме 564KT3, представляющей собой набор ключей. При этом используются 2 ключа, выходы которых объединены. На управляющий вход одного из ключей команда с блока 2 подается непосредственно, а на другой - через инвертор.

Блок 2 может быть выполнен так, как это показано на фиг. 3, где использованы следующие обозначения:
21 - полосовой фильтр;
22 - элемент задержки;
23 - ключ;
24 - фазовращатель;
25 - регулятор амплитуды;
26 - детектор;
27 - схема сравнения;
28 - схема "ИЛИ";
29 - сумматор.

Блок обнаружения и подавления узкополосных помех (БОПУП) 2 содержит n идентичных линеек, каждая из которых содержит последовательно соединенные полосовой фильтр 21, элемент задержки 22, ключ 23, фазовращатель 24, аттенюатор 25, выход которого является выходом линейки и соединен с соответствующим входом сумматора 29. Выход полосового фильтра 21 через детектор соединен с входом схемы сравнения, выход которой является другим выходом линейки и соединен с соответствующим входом схемы "ИЛИ" 28. Другой выход схемы сравнения соединен со вторым входом ключа 33. Выход схемы "ИЛИ" 28 соединен с соответствующим входом коммутатора 4. Выход сумматора 29 соединен со входом перемножителя 3.

В каждой из n линеек осуществляется фильтрация входного сигнала в полосе F_y. Частоты настроек фильтров (21₁ ... 21) выбраны таким образом, чтобы n фильтров перекрывали всю полосу ШПС
В каждом из каналов осуществляется детектирование сигнала в блоке 36 с последующим сравнением продетектированого напряжения с фиксированным порогом в блоке 37. В случае превышения порога на выходе блока 37 формируется "1", которая закрывает ключ 33.

Команды о превышении ("1") или непревышении "0" порога с выходов блоков 37 передаются на схему "ИЛИ" 28. Т.о., если хотя бы в одной из линеек превышается порог, "1" с выхода блока 2 подается на управляющий вход блока 4. В этом случае к его выходу подключается вход 2, при этом на выход заявляемого устройства подается ШПС, очищенный от помех (т.е. прошедший через блоки 1, 2, 3).

Блоки 22, 24 и 25 используются для выравнивания сигналов по задержке, фазе и амплитуде. Наличие блоков 24 и 25 обеспечивает неискаженное прохождение спектра ШПС через блок 2.

Формула изобретения

Устройство подавления структурных помех, содержащее два перемножителя, причем второй вход первого перемножителя соединен с вторым входом второго перемножителя через элемент задержки, отличающееся тем, что в устройство введены коммутатор, регулируемый элемент задержки, ограничитель, входы которых объединены и являются входом устройства, выход коммутатора является выходом устройства, выход регулируемого элемента задержки соединен с первым входом первого перемножителя, выход ограничителя через квазикогерентный демодулятор ФМн-сигналов соединен с входом элемента задержки, выход первого перемножителя через блок обнаружения и подавления узкополосных помех соединен с первым входом второго перемножителя, выход которого соединен с вторым сигнальным входом коммутатора, а его управляющий вход соединен с вторым выходом блока обнаружения и подавления помех.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3