Сумматор по модулю p
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей. Цель изобретения - расширение функциональных возможностей. Это достигается использованием коммутатора и сумматоров. 1 ил.
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей.
Известен сумматор по модулю, содержащий три сумматора, элементы ИЛИ-НЕ и элемент ИЛИ с соответствующими связями [1] Недостатком данного сумматора является его ограниченные функциональные возможности, так как оно работает только с простыми модулями и диапазон суммируемых чисел лежит в пределах O X/Y/ Р-1, где Х первое число; Y второе число; Р величина модуля. Известен сумматор по модулю, содержащий первый и второй сумматоры и коммутатор с соответствующими сведениями [2] Недостатком данного сумматора являются ограниченные функциональные возможности, так как диапазон суммируемых чисел лежит в пределах от нуля до Р-1. Целью изобретения является расширение функциональных возможностей сумматора за счет расширения диапазона суммирующих чисел. На чертеже представлена функциональная электрическая схема сумматора по модулю Р. Предлагаемый сумматор содержит двоичные сумматор 1, n сумматоров 21+2n и коммутатор (мультиплексор) 3. Входы 4 и 5 служат для подачи кодов первого и второго числа. На входы 6i(i ) подаются инверсные коды i-Р, а выход 7 сумматора является информационным. Число сумматоров n зависит от максимальной разрядности суммируемых чисел и определяется выражением n где Хмакс максимально возможное значение первого числа; Yмакс максимально возможное значение второго числа; Р значение модуля свертки; [*] операция приведения до большого целого числа. Сумматор по модулю Р работает следующим образом. На входы 4 и 5 сумматора поступают числа из диапазона чисел OX/Y/Хмакс/Yмакс/, которые суммируются в сумматоре 1 и с его выхода результат суммирования поступает на первые входы сумматоров 21/2nи первые входы мультиплексора 3. Если значение суммы превышает значение модуля, то в сумматорах 2i за счет перевода инверсных кодов i Р в дополнительные коды происходит вычитание из полученной суммы значений кодов. В первом сумматоре 21 вычитается код Р, во втором 22 код 2Р и т.д. В последнем сумматоре происходит вычитание кода nР. На управляющих выходах тех сумматоров 2i, в которых значение суммы превышает значение числа i Р, появляется управляющий сигнал, а на управляющих выходах сумматоров 2i, в которых значение суммы меньше значения констант i Р, управляющий сигнал отсутствует. Управляющая логика мультиплексора выполнена таким образом, что реагирует на управляющий сигнал старшего разряда. Поэтому, если введено число Ак, лежащее в интервале (i+1) P>Ak i Р, выход i-го сумматора 2 будет скоммутирован на выход мультиплексора 3 и остаток r Ak -i Р будет сформирован на выходе сумматора. Если же значение суммы не превышает значения модуля, то с управляющих выходов сумматоров 21-22 управляющих сигналов на управляющие входы мультиплексора 3 не подается, первые его информационные входы остаются скоммутированными на информационные выходы и значение суммы с выхода сумматора 1 через мультиплексор 3 поступает на информационные выходы 7 сумматора. Пусть Х 1510 011112, Y 4710 1011112, максимальное значение суммы чисел равно 7010, а Р 1010 10102. Тогда n 7. Инверсные значения кодов будут соответственно равны 11101012, 11010112, 11000012, 10101112, 10011012, 10000112, 01110012. На выходе сумматора 1 получается число А Х + Y 1510 + 4710 6210 1112 + 1011112= 1111102. Тогда на выходах сумматоров 2 образуются следующие коды:A++1 i =
21: 01111102, + 11101012 + 1 100001002,
22 01111102 + 11010112 + 1 100010102,
23 01111102 + 11000012 + 1 101000002,
24 01111102 + 10101112 + 1 100101102,
25 01111102 + 10011012 + 1 100011002,
26 01111102 + 10000112 + 1 100000102,
27 01111102 + 01110012 + 1 011110002. Таким образом, на выходе переноса (восьмой разряд) всех сумматоров за исключением последнего образуется единица, логика коммутатора 3 реагирует на сигнал старшего (шестого) сумматора 2 и код 102 с его выхода через коммутатор 3 поступает на выход 7 сумматора. При подаче кодов других чисел работа сумматора осуществляется аналогично описанному выше. Таким образом, предлагаемый сумматор обладает расширенными функциональными возможностями за счет расширения диапазона суммируемых чисел и работы с любыми модулями.
Формула изобретения
РИСУНКИ
Рисунок 1
Похожие патенты:
Сумматор по модулю семь // 2028660
Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Комбинационный сумматор структурных кодов // 2023288
Изобретение относится к автоматике и вычислительной технике и может быть использовано для параллельного суммирования многоразрядных двоичных чисел
Устройство для сложения по модулю три // 2021630
Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов
Сумматор по модулю пять // 2018931
Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения систем передачи и переработки дискретной информации
Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов
Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов
Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов
Сумматор по модулю три // 2018927
Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов
Сумматор по модулю 2n+1 // 2018926
Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов
Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325
Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Устройство для сложения чисел по модулю // 2110087
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Устройство для сложения n чисел по модулю // 2131618
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления
Способ полного сложения - вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2132566
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова
Устройство для вычитания по модулю // 2133495
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Устройство для умножения чисел по модулю // 2137181
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Устройство для умножения по модулю семь // 2143722
Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов
Устройство умножения // 2148270
Изобретение относится к вычислительной технике, а именно к цифровой обработке сигналов и данных и решению задач математической физики, и может найти применение в конвейерных потоковых машинах и многопроцессорных вычислительных машинах