Способ контроля логических схем
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
l98409
Союз Советскик
Социалистичоскив
Республик
7 )р """"" "- - l
БИО.1Иотт4
Кл. 21а4, 71
Зависимое от авт. свидетельства №
Заявлено 08,М.1966 (№ 1082746/26-9) с присоединением заявки №
Приоритет
МПК С 01г
Комитет по делам иаобретений и открытий при Совете Министров
СССР
УДК 621.374.33.002.56 (088.8) Опубликовано 28.VI.1967. Бюллетень № 14
Дата опубликования описания 21 VIII.1967
Лвторы изобретения
С. Г. Свиркина и Н. Л. Смирнов
Заявитель
СПОСОБ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ
Известные способы контроля логических схем основаны на подаче импульсных напряжений на входы контролируемой схемы и анализе выходных сигналов. Однако эти способы имеют сложный процесс контроля схем совпадения с тремя входами.
В предлагаемом способе упрощение процесса контроля схем совпадения с тремя входами достигается подачей на первый вход парных импульсов одинаковой длительности т1 со сдвигом одного относительно другого на время
4>т», подачей на второй вход импульса, задержанного относительно первого на время
4(ть длительностью тв > t<+r< — 3,, подачей на третий вход одновременно с подачей сигнала на первый импульса т3, длительность которого больше 1ь но меньше t>+z>. Исправность схемы определяют, сравнивая длительность выходных импульсов с длительностью импульсов, подаваемых на первый вход схемы.
На чертеже изображены эпюры напряжений входных и выходных сигналов контролируемой схемы.
Как видно из эпюр входных сигналов, на первый вход контролируемой схемы (эпюра а) подают парные импульсы одинаковой длительности т со сдвигом одного относительно другого на время t,, на второй вход (эпюра б)— импульс, задержанный относительно первого на время 4(т, длительностью т ) tz+xi — 4 и на третий вход (эпюра в) — импульс, поданный одновременно с первым, длительностью т.-, причем 11(та((1+ т .
На эпюре г показан выходной сигнал годной схемы совпадения, а на эпюрах д — к— сигналы на выходе схемы совпадения при наличии в ней неисправностей (характер неисправностей указан для схем с диодными входными цепочками) .
Как видно из эпюр, при годности схемы на ее выходе присутствуют импульсы по длительности только короче т1, а неисправные схемы характеризуются наличием на выходе импульсов равных или больше т,.
Таким образом, если при подаче на входы схемы указанных импульсов все выходные импульсы имеют длительность меньшую чем т1, то схема годна (неисправностей в ней не имеется), если же хоть один из выходных импуль2ф сов имеет длительность равную или большую т . то схема неисправна.
Описанный способ контроля логических схем позволяет автоматизировать процесс контроля, проверять схемы совпадения и с двумя
25 входами, а также прост и надежен.
Предмет изобретения
Способ контроля логических схем, основан30 ный на подаче импульсных напряжений на
198409
7.агиат на 1а3е» с еды сййтдеиш
8.Иг
Боа а,нет д
Офыо Л ооооа сигнапы aa AuLwe иемы сИпа0ений ()фыо Гаейа7а
7 дб ъго 3 оооас7 "
3 .gppceu1"" ! 7Г !
7/
I J
Золоро енЗе"
72
g .таюаожн 3 — " о
Составитель В. Судариков
Редактор Н. Джарагегти Техрсд Л. Я, Бриккер Корректоры: А. А. Король и E. Ф. Полионова
Заказ 2628/7 Тираж 535 Подписное
UIINIIIIII Комитета по дслаи изобретений и открытий при Совете Министров СССР
Москва, Центр, пр, Серова, д. 4
Типография, пр. Сапунова, 2 входы контролируемой схемы и анализе выходных сигналов, от,шча ощийся тем, что, с целью упрощения процесса контроля схем совпадения с тремя входами, на первый вход подают парные импульсы одинаковой длительности т1 со сдвигом одного относительно другого на вРемЯ Lт)ть на втоРой вход подают импульс, задержанный относительно первого на время 4(ст длительностью те) 1т+тт — 1., на третий вход одновременно с подачей сигнала на первый подают импульс та, длительность которого больше tj, но меньше 4+тт, а исправность схемы определяют, сравнивая длительность выходных импульсов с длительностью импульсов, подаваемых на первый вход схемы.
