Устройство для суммирования чисел в дополнителььном коде с плавающей запятой

 

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой. Целью изобретения является повышение быстродействия. Устройство содержит регистры 1, 2 первого и второго слагаемых, блок 3 сравнения экспонент, блок 4 сдвига, блок 5 сложения, блок 6 коммутаторов, блок 7 селекции и передачи. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (112 (s1)s G 06 F 7/50

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4913672/24 (22) 20.02.91 (46) 15.08.93, Бюл. N.. 30 (71) Одесский политехнический институт (72) А.В.Дрозд, О.Н.Паулин и Н.И.Синегуб (56) Карцев M.À. Арифметика цифровых машин. — М,: Наука, 1969, с. 327-328, Папернов А.А. Логические основы ЦВТ.—

М.: Советское радио, 1972, Самофалов К.Г., Луцкий Г.М, Структура и функционирование ЭВМ и систем. — Киев:

Вища школа, с, 101.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой, Цель изобретения — повышение быстродействия, Существенным отличием предложенного устройства является использование в блоке сложения (К+ 2) 2К-разрядных сумматора (где К = и + 1, n — разрядность мантисс слагаемых) на которых происходит подготовка (К+ 2) 2К-разрядных сумм мантисс S1, Яг...„ЯК+ z, Причем сдвиг мантисс чисел А и В на сумматорах относительно друг друга происходит на два разряда, т.к. в блоке сдвига осуществляется предварительный сдвиг на один разряд мантисс первого и второго слагаемых в сторону младших разрядов при значении младшего разряда модуля, равном логической единице (в случае логического нуля сдвиг мантисс не происходит).

В блоке коммутаторов под управлением старших разрядов модуля и знака выделяет(54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ

КИСЕЛ В ДОПОЛНИТЕЛЬНОМ КОДЕ С

ПЛАВАЮЩЕЙ ЗАПЯТОЙ (57) Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой.

Целью изобретения является повышение быстродействия. Устройство содержит регистры 1, 2 первого и второго слагаемых, блок 3 сравнения экспонент, блок 4 сдвига, блок 5 сложения, блок 6 кощиутаторов, блок

7 селекции и передачи. 2 ил. ся единственный правильный результат суммирования, Следовательно, в предложенном устройстве совмещаются во времени процессы формирования старших разрядов модуля (для сдвига мантисс) и сложения мантисс, т.е. совмещаются во времени операции, выполняемые в прототипе последовательно, что приводит к повышению быстродействия. Кроме того, блок сдвига в заявляемом устройстве функционирует в среднем в п/2 раз быстрее, чем блок сдвига прототипа.

На фиг. 1 представлено устройство для суммирования чисел в дополнительном коде с плавающей запятой, которое содержит регистры 1 и 2 первых и вторых слагаемых соответственно, блок сравнения экспонент

3, блок сдвига 4, блок сложения 5, блок коммутаторов 6, блок селекции и передачи 7.

Выходы разрядов экспонент регистров

1 и 2 соединены с первым и вторым входами блока 3, выход которого соединен с входом управления сдвигом блока 4, выход которого соединен с входом блока 5, выход блока

18338б4

7 соединен с выходом устройства и с первыми входами регистров 1 и 2, вторые входы которых соединены с входами слагаемых устройства, первый и второй информационные входы блока 4 соединены с выходами разрядов мантисс регистров 1 и 2, выходы разрядов модуля и знака блока 3 соединены с управляющими входами блока 6, информационные входы которого соединены с выходами блока 5, выход блока 6 соединен с информационным входом блока 7, управляющий вход которого соединен с выходом блока 3.

Устройство работает следующим образом, Поступающие на входы регистров 1 и 2 слагаемые А 2" и В 2" запоминаются на время, необходимое для выполнения операции их алгебраического сложения в дополнительном коде, Экспоненты Х и Y c выходов регистров поступают на входы блока 3, где они сравниваются (вычисляется в дополнительном коде т.,н. выравнивающая разность Х - Y); большая по модуля экспонента сохраняется. Знак и модуль выравнивающей разности также сохраняются и далее используются в качестве критерия выбора. из предварительно заготовленных сумм коэффициентов А и В соответствующей суммы.

Коэффициенты А и B с выходов регистров 1 и 2 поступают соответственно на первый и второй информационные входы блока 4, а не его вход управления поступают прямое и инверсное значения младшего разряда модуля выравнивающей разности. Блок

4 включает узел сдвига мантиссы А и узел сдвига мантиссы B. Функциональная схема узла сдвига мантиссы А показана на фиг. 2.

Узел сдвига мантиссы А состоит из и + 1 элементов 2 — 2И вЂ” 2ИЛИ, На первые входы каждого первого элемента И всех элементов

2 — 2И вЂ” 2ИЛИ поступает инверсное значение младшего разряда модуля выравнивающей разности mph. На первые входы каждого второго элемента И всех элементов

2 — 2И вЂ” 2ИЛИ поступает прямое значение младшего разряда модуля выравнивающей разности mph. На вторые входы каждого первого элемента И элементов 2 — 2И вЂ”.

2ИЛИ с номерами 1 - и поступают соответственно разряды с первого по и-й мантиссы

А: riA>, ..., mAn, на втоРой вхоД пеРвого элемента И элемента 2 — 2И вЂ” 2ИЛИ с номером n+ 1 поступаетлогический О. На вторые входы каждого второго элемента И элементов 2 — 2И вЂ” 2ИЛИ с номерами 2 - и + 1 поступают соответственно разрядц мантиссы A: mAi, .... mAn. На второй вход второго элемента И элемента 2 — 2И вЂ” 2ИЛИ с номером 1 поступает логический О.

Аналогично углу сдвига мантиссы А устроен узел сдвига мантиссы В.

5 Узел сдвига мантиссы А функционирует следующим образом.

При значении младшего разряда модуля выравнивающей разности, равном логическому нулю (в этом случае значение mph равно логическому нулю, а mph — логической единице) к выходам элементов 2 — 2И2ИЛИ подключаются выходы первых элементов И всех элементов 2 — 2И вЂ” 2ИЛИ и сдвига мантиссы А в сторону младших разрядов не происходит. При значении млад шего разряда модуля выравнивающей разности, равном логической единице (в этом случае значение mp< равно логической единице, а mp> — логическому 0) к выходам

2О элементов 2 — 2И вЂ” 2ИЛИ подключаются выходы вторых элементов И всех элементов

2 — 2И вЂ” 2ИЛИ и происходит сдвиг мантиссы

А на один разряд в сторону младших разрядов. На выходах элементов 2 — 2И вЂ” 2ИЛИ формируются разряды mc<, ..., men+>, где

mc< — первый разряд, men+1 — (и + 1)-й разряд мантиссы С, которая поступает на выход блока 4.

Аналогично узлу сдвига мантиссы А функционирует узел сдвига мантиссы B. Ha его выходах формируется мантисса D разрядностью и - 1, поступающая на выход блока 4.

Мантиссы C u D поступают на вход блока 5, На чертеже 3 показана функциональная схема блока 5, где

md< — 1-й разряд мантиссы D;

mDn+1 — (и + 1)-й разряд мантиссы D; гпз1/1 — 1-й разряд мантиссы S первой

4О эаготавливаемой суммы;

ms2n+2/1 — (2п + 2)-й разряд мантиссы S первой эаготавливаемой суммы;

Гпя1/к+2 -1-й разряд мантиссы S (К+ 2)-й заготавливаемой суммы;

mSn2 K+2 — (2п+ 2)-й РазРЯд мантиссы S (К+ 2)-й заготавливаемой суммы.

Блок 5 работает следующим образом.

На сумматорах 1 — К/2 + 1 (где К = и + 1) происходит заготовка (К/2 + 1) 2К-разрядных сумм Sl Я2, ..., SK/2+ 1 при условии, что мантисса D остается неподвижной, а мантисса С последовательно сдвигается на два разряда: О, 2, 4, ..., К разрядов, На сумматорах К/2+ 2 — К+ 2 происходит заготовка (К/2 + 1) 2К-разрядных сумм

SK/2+2 SK/2+3 " Як+2 при условии что мантисса С остается неподвижной, а мантисса D последовательно сдвигается на два разряда: О, 2, 4, „.. К разрядов.

1833864

° °

° у

Составитель О.Паулин

Техред М.Моргентал

Редактор

Корректор М,Ткач

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 2686 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5