Делитель частоты с переменным коэффициентом деления

 

Применение: устройство относится к импульсной технике и может быть использовано в системах синтеза артот. Сущность изобретения: делитель частоты с переменным коэффициентом деления содержит: счетчики импульсов (1, 2, 3) элементы совпадения (4. 5, 10), RS-триггеры (6, 7, 8), элемент задержки (9). формирователь (11) коротких импульсов, управляемый электронный ключ (12), D- триггер (13). устройство (14) сброса в нуль элементов памяти, входную и выходную шины (15,16) с соответствующими связями . 2 ил.. - -:- V

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (st)s Н 03 K 23/66

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР

{ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ л

° а

Ь3 ф

G3 о

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4885239/21 (223 26.11.90 (46) 30.04.93. Бюл. ЬЬ 16 (71) Харьковский институт йнженеров железнодорожного- транспорта .им. С.M.Кирова (72) Е.А. Мил ькевич (56) Авторское свидетельство СССР

% 1218461, кл. Н 03 К 23/66, 1986.

- Маслий B.H., Кулик А,А, Делитель частоты с переменным коэффициентом деления. — ПТЭ, 1985, ЬЕ 1, с.125 — 126, (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕН. НЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ

„„."Ж „„1812636 А1 (57). Применение: устройство относится к импульсной технике и может быть использовано в системах синтеза частот.

Сущность изобретения: делитель частоты с переменным коэффициентом деления содержит: счетчики импульсов (1. 2, 3) элементы совпадения (4, 5, 10), RS-триггеры (6, 7, 8), элемент задержки (9). Формирователь (11) коротких импульсов, управляемый электронный ключ (12), Отриггер (13), устройство (1 4) сброса в нуль элементов памяти, входную и выходную шины (15, 16) с соответствукнцими связями. 2 ил.

1812636

Изобретение относится к импульсной технике и может быть использовано в качестве быстродействующего делителя частоты цифровых систем синтеза сеток стабильных часто и также в качестве элемента систем цифровой фазовой автоподстройки частоты, используемых в передающих и приемных устройствах.

Цель изобретения — повышение надежности функционирования.

За счет введения устройства сброса в нуль элементов памяти, синхронного Dтриггера, элемента задержки и управляемого электронного ключа, формирователя импульсов с соответствующими связями в рассматриваемом делителе с переменным коэффициентом деления после включения питающего напряжения и окончания записи исходной информации в первый и третий счетчики импульсов первый RS-триггер надежно устанавливается в правильное (нулевое) исходное состояние, за счет чего обеспечивается правильное исходное состояние первого и второго элементов совпадения и надежное функционирование делителя в целом.

На фиг. 1 приведена электрическая функциональная схема делителя с переменным коэффициентом деления; на фиг. 2 — временные диаграммы, поясняющие принцип работы устройства.

Рассматриваемый делитель с переменным коэффициентом деления содержит первый, второй и третий счетчики 1, 2, 3 импульсов, причем выходы переноса первого и третьего счетчиков 1, 2, 3 соединены с их входами предварительной установки, а счетные входы первого и второго счетчиков 1, 2 через первый и второй элементы совпадения 4 и 5 подключены к входной

Выход переноса первого счетчика 1 нагружен на входы установки в единицу первого и второго RS-триггеров 6 и 7, вход установки в единицу третьего RS-триггера 8 . связан с выходом переноса третьего счетчика 3 импульсов, который через элемент задержки 9 подключен ко входу установки в нуль первого RS-триггера 6. Выход переноса второго счетчика 2. импульсов подсоединен к счетному входу третьего счетчика 3, прямой и инверсный выходы первого RSтриггера 6 соединены с вторыми(управляющими) входами второго и первого элементов совпадения соответственно. Прямые выходы.второго и третьего ВЯ-триггеров 7 и 8 соединены с первым и вторый входами третьего элемента совпадения 10, Выход третьей схемы совпадения 10 связан со входами установки в нуль второго и третьего

RS-триггеров 7 и 8 и со входом формирователя 11 коротких импульсов.

Кроме того, между входом и выходом элемента задержки включен управляемый электронный ключ 12, управляющий вход которого подключен к выходу синхронного

° О-триггера 13, причем вход сброса в нуль этого триггера, как и входы сброса в нуль первого, второго и третьего счетчиков 1, 2, 3

1О импульсов, подключен к выходу сброса в нуль элементов памяти 14. Тактовый вход синхронного О-триггера связан с выходом элемента задержки 9, à его информационный вход подключен к шине "логической

15 единицы";

Третий вход третьего элемента совпадения 10 подключен ко входной шине t5, а выход формирователя коротких импульсов подключен к выходной шине 16, кодовые

20 шины 17 и 18 подключены к информационным входам счетчиков 1 и 3 соответственно.

Рассмотрение работы предлагаемого делителя с переменным коэффициентом деления следует начинать с момента включения питающего напряжения, так как правильная работа делителя определяется правильной исходной установкой AS-триггеров 6, 7 и 8 после включения питающего напряжения.

При включении источника и отсутствия входного сигнала. который представляет собой последовательность униполярных импульсов (фиг. 2, а), состояния упомянутых

ЯЯ-триггеров будут определяться состояни- .

35 ями выходов переноса счетчиков 1 и 3, а также уровнем сигнала на выходе элемента совпадения 10. Что касается сигнала на выходе элемента совпадения 10, то при отсутствии входного сигнала он будет имать

4О высокий уровень, а сигналы с выходов переноса первого 1 и третьего 3 счетчиков могут быть как нулевыми, так и единичными. Для устранения этой неоднозначности в предлагаемый делитель введено устройство 14

45 сброса в нуль элементов памяти, выход которого подключен к входам установки s нульсчетчиков 1, 2 и 3, а также синхронного 0триггера 13. При включении источника питания устройство сброса 14 вырабатывает

50 короткий положительный импульс, обеспечивающий установку в нуль синхронного

D-триггера 13, очистку регистров памяти счетчиков t и 3 и установку в нулевое состояние десятичного счетчика 2. При этом

55 управляемый электронный ключ12 оказывается в разомкнутом состоянии, а выход переноса счетчика 3 будет подключен к входу установки в нуль RS-триггера 6 через элемент задержки 9, который может быть выполнен .e виде асинхронного D-триггера, 1812636

Очистка регистров памяти счетчиков 1 и 3 обеспечит появление на их выходах переноса сигналов низкого уровня, которые поступят на входы RS-триггера 6 (фиг. 2 б, в). Это так называемая "запрещенная" комбинация для RS-триггера с инверсным управлением, поэтому на выходах RS-триггеоа 6 будут высокие уровни сигналов (фиг, 2, г, д), RS-триггеры 7 и 8 под воздействием сигналов низкого уровня с выходов переноса счетчиков 1 и 3 (фиг. 2, е, и), а также сигнала . высокого уровня с выхода элемента совпадения 10 (фиг. 2 ж, к) первоначально установятся в единичное состояние (фиг. 2, з, л), Поскольку выходы переноса счетчиков

1 и 3 соединены с их входами предварительной установки, то благодаря воздействию на эти входы сигналов низкого уровня с выходов переноса в счетчики 1 и 3 производится запись информации с информационных входов каждого счетчика, После окончания цикла записи этой информации на выходах переносов счетчиков

1 и 3 установятся высокие (единичные) уровни сигналов; При этом состояние второго и третьего ЙЯ-триггеров 7 и 8 не изменяется (фиг. 2 з, л), а состояние первого RS-.òðèããåðà

6 в обязательном порядке должно стать нулевым, так как только в этом случае элемент совпадения 4 будет открыт, а элемент совпадения 5 — закрыт, что необходимо для правильной работы устройства в режиме деления, т.е. обеспечения заданного коэффициента деления начиная уже с первого цикла деления, Установка RS-триггера 6 в нулевое или единичное состояние определяется тем, на каком из двух входов S u R ранее появится сигнал единичного уровня, поступающий в первом случае с выхода переноса счетчика

1, а во втором — с выхода переноса счетчика

3(фиг. 2 б, в).

В устройстве — прототипе, где отсутствует элемент задержки 9, все определяется продолжительностями циклов записи информации в счетчики 1 и 3. Если цикл записи информации в счетчик 1 длиннее, чем в счетчик 3, то RS-триггер 6 установится в единичное состояние и открытым окажется элемент совпадения 5, что приведет к неправильной работе делителя в режимеделения частоты следования импульсов. Однако и в противоположном случае, если длительность цикла записи информации в счетчике

3 будет больше, чем в счетчике 1, возможны сбои правильной установки RS-триггера 6, поскольку, во-первых, эта длительность далеко не строго фиксирована, что может ска, заться при замене счетчиков, а во-вторых, она изменяется в зависимости от меняю25 разброс параметров счетчиков 1, 3 и влияние воздействий окружающей среды.

35

50. источнику питания, Наряду с обнулением

5

20 щихся условий окружающей среды. Кроме того, промежуток времени Л t между моментом установки в исходное состояние счетчика 1 и моментом установки счетчика 3 может оказаться меньше, чем время, необходимое для переключения RS-триггера 6, а это также приведет к сбоям и неправильной работе делителя частоты следования импульсов.

Благодаря наличию в предлагаемой схеме делителя с переменным коэффициентом деления элемента задержки 9 возможна надежная установка требуемого состояния первого RS-триггера 6, который, как было указано выше, после включения питающего напряжения и окончания записи информации в счетчики 1 и 3 обязательно должен установиться в нулевое состояние, Для надежного обеспечения этой цели время задержки тз элемента задержки 9 (фиг. 2 в) должно выбираться исходя из величины промежутка времени, необходимого для установки первого RS-триггера 6, а также должен обязательно учитываться возможный

Таким образом, благодаря введению устройства 14 сброса в нуль элементов памяти и элемента задержки 9 с их связями в предлагаемой схеме после окончания переходных процессов, вызванных включением источника питания, очисткой элементов памяти и последующей записью информации в счетчики импульсов 1 и 3, на выходах переноса последних установятся сигналы высокого уровня, второй и третий RS-триггеры

7 и 8 окажутся в единичном состоянии, а первый RS-триггер будет в нулевом состоянии. Следует подчеркнуть, что в отличие от устройства — прототипа в данной схеме уже в первом цикле деления в счетчиках 1 и 3 будет записана правильная информация о коэффициенте деления частоты. Это обеспечивается принудительным обнулением всех элементов памяти при включении питания с помощью специального устройства 14, которое в простейшем случае представляет собой логический инвертор с времязадающей RC-цепью на входе, подключенной к счетчиков 1, 2 и 3 происходит также сброс в нулевое состояние синхронного 0-триггера

13, который предназначен для управления электронным ключом 12. В свою очередь, замыкание этого ключа выводит из работы элемент задержки 9„который в предлагаемой схеме необходим лишь на этапе первоначального запуска делителя, После первоначального сброса О-триггера 13 при

1812636 подключении источника питания ключ 12 разомкнут благодаря подаче на его управляющий вход сигнала низкого, уровня с выхода триггера 13, Однако сразу же после записи информации в счетчик 3 положительный перепад напряжения, появляющийся на выходе переноса этого счетчика, поступает через элемент задержки 9 на тактовый вход 0триггера 13 и переключает его в единичное состояние. Сигнал высокого уровня с выхода этого триггера поступает на управляющий вход электронного ключа 12, который замыкается и исключает из схемы элемент задержки 9. При дальнейшей работе делителя состояние D-триггера 13, благодаря наличию сигнала уровня "1" íà D-входе, не изменяется, а значит, элемент задержки 9 на работу делителя влияния не оказывает.

Поскольку в результате подключения питания первый R5-триггер 6 оказывается в нулевом состоянии, то элемент ссвпадения

4 открыт, а элемент совпадения 5 заперт.

Это означает, что в первой половине цикла деления частоты следования импульсов входного сигнала будет работать счетчик.1, на счетный вход которого будут поступать через открытый элемент. совпадения 4 входные импульсы (фиг. 2, а). При этом счетчик 1 и счетчик 3 могут работать как на вычитание, так и на суммирование, В дальнейшем будет считаться, что выбран режим вычитания, Поскольку на двух из трех входов схемы совпадения 10 будут установлены единичные уровни сигналов, поступающих с выходов второго 7-и третьего 8 RS-триггеров (фиг. 2, «3, л), то первый же входной импульс (фиг, 2, а) пройдет через инвертирующий элемент совйадения 10 на входы установки в нуль второго 7 и третьего 8 RS-триггеров, а через устройство нормировки длительности импульсов 11 попадет на выход устройства, При этом, как видно из фиг. 2 з, л уйомянутые триггеры 7 и 8 установятся в нулевое состояние.

Последующие входные счетные импульсы, как и первый, (фиг. 2, и) в первой половине цикла деления частоты через открытый элемент совпадения 4 поступают на счетный вход счетчика 1, в который на этапе предварительной установки записана двоичная информация о числе единиц в десятичном числе, равном значению коэффициента деление счетчйка. Поскольку число этих единиц может быть 0-9, то минимальное двоичное число, которое может быть записано в счетчике 1,-00002(01о), а максимальное — 1001р(91о). Таким образом, счетчик 1, работающий в первой половине цикла деления, должен=бцть двоично-десятичным м.

Так как счетчик 1 работает в режиме вычитания, то после прихода на его счетный

ВХОД ЧИСЛа ИМПУЛЬСОВ (Мед)1О, РаВНОГО ДЕСЯтичному эквиваленту двоичного числа, запи5 санного в этот счетчик, счетчик 1 полностью очистится и íà его выходе переноса появит° ся сигнал низкого уровня (фиг. 2. б), который установит триггеры 6 и 7 в единичное состояние (фиг. 2, б-з).

10 При этом на одном из входом элемента совпадения 10 установится единичный сигнал, а под действием сигналов с выходов первого RS-триггера 6 (фиг. 2 r. д) элемент совпадения 4 закрывается, а элемент совпа15 дения 5 открывается, Начинается вторая половина цикла деления частоты, когда. входные импульсы поступают на последовательно соединенные счетчики 2 и 3, причем первый из них, счетчик 2, имеет постоянный

20 коэффициент деления частоты поступающих импульсов, равный десяти, а второй счетчик 3 является счетчиком с предварительной записью информации и может иметь, как и счетчик 1, различный козффи25 циент пересчета, поступающих на его вход импульсов. Такая комбинация счетчиков 2 и

3 позволяет организовать счет не числа единиц, а числа десятков, поступивших на вход делителя импульсов.

30 На информационные входы счетчика 3 подается двоичный код десятков Мдес коэффициента деления делителя частоты с переменным коэффициентом деления. 8 результате коэффициент деления Кдел .

35 предлагаемого делителя можно определить из соотношения

Кдел = ((Nep)10+ (дес)10 10)+12, 40 ГДЕ (Мед)1О И (гадес)1Π— ДЕСЯТИЧНЫЕ ЭКВИВаленты двоичных чисел, установленных на информационных входах счетчиков импульсов1 и3.

Поскольку в качестве счетчика 3, рабо45 тающего, как и счетчик 1, на вычитание, может быть выбран двоичный счетчик, то, очевидно, максимальный коэффициент деления предлагаемого делителя будет определяться максимально возможным

50 коэффициентом пересчета этого двоичного счетчика. Например, при выборе в качестве счетчика 3 стандартного счетчика 155ИЕ7, K« = 16 и максимальный коэффициентделения предлагаемого устройства равен 171.

55 Во второй половине цикла деления частоты счетные импульсы через открытый элемент совпадения 5 поступают на вход. счетчика 2, который на каждые десять входных импульсов будет откликаться одним выходным импульсом с выхода переноса.

1812636

Импульсы с выхода счетчика 2 поступают на счетный вход, счетчика 3, в котором записан код йд«. После очистки счетчика, т.е. после того, как во второй половине цикла деления на вход делителя поступят (Мд«)ю 10 счетных импульсов, на выходе переноса счетчика 3 появится отрицательный перепад напряжения, который установит третий RSтриггер 8 в единичное состояние (фиг. 2 и к,л), а первый RS-триггер 6 в нулевое состо- 10 яние (фиг. 2 в, г, д), Важно. что на этом этапе элемент задержки 9 уже выключен из работы, так как в противном случае, при нулевом коде единиц (Йед О), сигнал установки RS-триггера 6 в единицу с выхода перекоса счетчика I мог бы опередить сигнал установки этого триггера в нуль. Это несомненно привело бы к нарушению режима работы делителя и установлению на один или несколько циклов ошибочного значения коэффициента деления.

Благодаря отключению с помощью управляемого электронного ключа 12 элемента задержки 9 RS-триггер 6 будет надежно

25 установлен в нуль при любом значении коэффициента Иед и обеспечит отпирание первого элемента совпадения 4 и запирз- . ние второго элемента совпадения 5. героие того, благодаря установке s единичное со- 30 . стояние третьего RS-триггера 8 уже на двух входах третьего элемента совпадения 10 будут установлены сигналы высокого уровня.

Тем самым схема оказывается подготовленной к следующему циклу деления. 35

Окончание предыдущего цикла деления и начало следующего совпадает с приходом первого, после опрокидывания в нулевое состояние RS-триггера 6, счетного импульса. (фиг. 2 а, r, д). Поскольку в этот момент 40 времени триггеры 7 и 8 находятся в единичном состоянии, создавая на двух входах элемента совпадения IQ сигналы высокого уровня,.то указанный счетный импульс.áecпрепятственно проходит через трехвходо- 45 вый элемент совпадения 10 и далее через устройство нормировки длительности импульсов 11 поступает на выход делителя (фиг. 2 м). Наряду с этим сигнал с выхода элемента совпадения 10 (фиг. 2 ж, к) уста- 50 навливает триггеры 7 и 8 в нулевое состояние.

В дальнейшем цикл работы предлагаемого делителя с переменным коэффициентом деления повторяется. 55

Формула изобретения

Делитель частоты с переменным коэффициентом деления, содержащий первый, второй и третий счетчики импульсов, причем входы предварительной установки первого и третьего счетчиков импульсов соединены с их выходами переноса, а информационный входы этих счетчиков импульсов подключены к соответствующим код6вым шинам, входная шика через первый и второй элементы, совпадения соединена со счетными входами первого и. второго счетчиков импульсов соответственно. выход переноса второго счетчика импульсов соединен со счетным входом третьего счетчика импульсов, вторые входи первого и второго элементов совпадения соединены соответственно с инверсным и прямым выходами первого RS-триггера, 3входы первого и второго RS-триггеров соединены с выходом переноса первого счетчика импульсов, 8-вход третьего RSтриггерз соединен с выходом переноса третье о счесав импульсов, прямые выходы второго и третьего ЙЗ-триггеров соединены соответственно с первым и вторым входами третьего элемента совпадении, третий вход которого соединен с входной

lllHHGA, выход третьфго элемента совпзде" ния соединен с й-входами второго и третьего RS-триггеров, содержащий также выходную аииу, о т л и ч з ю шийся тем, что, с целью повышения надежности функ- ° ционирования, в него введены устройство сброса в "О" элементов памяти, D-триггер, элемент задержки, формирователь коротких импульсов„управляемый электронный ключ, причем устройство сброса в "О элементов памяти подключено к входам установки в "0" первого, второго и третьего счетчиков импульсов, з также О-триггера, элемент задержки включен между выходом переноса третьего счетчика импульсов и R-входом первого RS-триггера, причем информационный вход управляемого электронного ключа соединей с выходом переноса третьего счетчика импульСов, выход — с выходом элемента задержки, а управляющий вход — с выходом О-триггера, тактовый вход 0-триггера соединен с выходом элемента задержки, а его информационный вход подключен к шине логической единицы, между выходом третьего элемента совпадения и.выходной шиной — включен формирователь коротких импульсов, i 812636 е в

Составитель Л. Клевцова

Редактор Л, Народная - Техред М, Моргентал Корректор Н. Милюкова

Заказ 1580 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., «4/5. в

Производственно-издательский комбинат "Патент", г. Улггород, ул.гагарина, 101