Многоканальный измеритель интенсивности импульсов

 

Изобретение относится к измерительной технике и может быть использовано при регистрации случайных импульсных потоков , поступающих от детекторов ионизирующих излучений. Измеритель содержит блок 1 датчиков, мультиплексоры 2,26, схемы И 3, 10,11,14,19,23, счетчики 4,12,20 импульсов, дешифраторы 5,7,22,32,33, триггеры 6,8,15, 17. шифратор 9, схемы ИЛИ 13,16, элементы 18. 21 задержки, генератор 24 импульсов, делитель 25, блок 27 управления каналами, регистрирующее устройство 28, блок 29 управления , регистры 30, 31. 1 табл., 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК (t9) (I1) (5))5 G 01 R 23/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4941409/21 (22) 03.06.91 (46) 07,04,93. Бюл.М 13 (71) Научно-конструкторское бюро моделирующйх и управляющих систем "Миус" (72) М.Е.Бородянский, О.А,Наливайко, В.В.Поляков и Б.M.Còðîöêèé (56) Авторское свидетельство СССР

Q 705360, кл. G 01 R 23/00, 1979. (54) МНОГОКАНАЛЬНЫЙ ИЗМЕРИТЕЛЬ

ИНТЕНСИВНОСТИ ИМПУЛЬСОВ (57) Изобретение относится к измерительной технике и может быть использовано при регистрации случайных импульсных потоков, поступающих от детекторов ионизирующих излучений, Измеритель содержит блок

1 датчиков, мультиплексоры 2, 26, схемы И 3, 10, 11, 14, 19, 23, счетчики 4, 12, 20 импульсов, дешифраторы 5, 7, 22, 32, 33, триггеры 6,8, 15, 17, шифратор 9, схемы ИЛИ 13, 16, элементы

18, 21 задержки, генератор 24 импульсов, делитель 25, блок 27 управления каналами, регистрирующее устройство 28, блок 29 управления, регистры 30, 31. 1 табл., 5 ил.

1807423

40 второго и третьего триггеров, а через первый элемент задержки к второму входу четвертого триггера, выход которого соединен с первым входом шестого элемента И, вто,рой вход которого подключен к первому вхо45 ду третьего счетчика и через второй элемент задержки к выходу пятого дешифратора, вторым входом второго, третьего и четвертого элементов И и к второму входу первого триггера, выход которого соединен с вто50

55 рым входом первой схемы И и первым входом пятой схемы И, второй вход которой подключен к первому генератору, а выход через первый делитель — к первому входу второго мультиплексора, выход которого через второй вход третьего счетчика соединен с входом пятого дешифратора, а второй вход второго мультиплексора — с выходом второго счетчика и первым входом блока управления номером канала и регистрирующим устройством. второй вход которого соИзобретение относится к информационно-измерительной технике и может быть использовано при регистрации случайных импульсных потоков, поступающих до детекторов ионизирующих излучений. 5

Целью изобретения является увеличение быстродействия при обработке группы датчиков, Цель достигается тем, что в измеритель интенсивности импульсов, содержащий "0 блок управления, первый дешифратор, делитель частоты, четыре элемента И, блок датчиков, генератор, мультиплексор и регистрирующее устройство, введены второй мультиплексор, три счетчика, четыре триггера, второй, третий, четвертый и пятый дешифраторы, пятый и шестой элементы И, два элемента ИЛИ, два элемента задержки, два регистра, шифратор, блок управления номером канала, причем выход блока 20 датчиков через первый мультиплексор подключен к первому входу схемы И, выход которого подключен к первому входу первого счетчика, первый выход которого соединен через дешифратор с первым входом 25 второго триггера, а второй выход через второй дешифратор соединен с первым входом третьего триггера, причем выходы второго и третьего триггеров подключены к входу шифратора, первый и второй выходы кото- Э0 рого через элемент И подключены соответственно к вычитающему и суммирующему входам второго счетчика импульсов и через схему ИЛИ к первому входу четвертого элемента И, выход которого соединен с первым 5 входом четвертого триггера и первым входом второго элемента ИЛИ, выход которого подключен к первому входу первого триггера, к вторым входам первого счетчика и единен с третьим выходом первого счетчика, а третий вход подключен к первому выходу блока управления, второй выход которого соединен с вторым входом второго элемента ИЛИ, третий выход — с вторым входом блока управления номером канала, четвертый выход- с первым входом первого регистра, выход которого подключен к управляющему входу первого мультиплексора, а второй вход — к выходу второго регистра, второй вход которого соединен с соответствующим выходом блока управления номером канала, причем выход шестого элемента И соединен с входом блока управления, а второй и третий выходы второго счетчика через соответствующий третий и четвертый дешифратор подключены к третьему входу второй и третьей схемы.

Анализ заявленного технического решения показывает, что в сравнении с аналогом и прототипом оно содержит мультиплексор, три счетчика, четыре триггера, . два элемента И, два элемента ИЛИ, два элемента задержки, два регистра, шифратор, блок управления номером канала, которые отсутствуют у аналога и прототипа, причем выполняемые этими блоками функции обеспечивают существенное увеличение быстродействия обработки группы датчиков.

Таким образом. эа счет наличия вышеперечисленных блоков и принадлежащих им связей заявленное техническое решение соответствует критерию "новизна" по сравнению с прототипом и обладает существенными отличиями по сравнению с аналогами.

Суть изобретения состоит в том, что порядок подключения для измерения каналов осуществляется не по жесткому алгоритму (например, в порядке возрастания номера канала), а в очередности, обеспечивающей плавное (монотонное) убывание (возрастание) интенсивности от канала к каналу, т.е. канал с большей интенсивностью обрабатывается раньше канала с меньшей интенсивностью. При этом его порядковый номер может быть больше. Пример приведен в таблице.

На фиг,1 представлена функциональная схема устройства многоканального преобразования массивов аналоговой информации; на фиг.2 — структурная схема блока управления номером канала; на фиг.З - функциональная схема анализатора чисел; на фиг,4 — пример реализации блока управления.

На фиг.1 представлена функциональная схема многоканального измерителя интенсивности поступления импульсов с широким динамическим диапазоном, 8ходы блока 1 датчиков через мультиплексор 2

1807423 подключены к первому входу схемы И 3, выход которой подключен к первому входу счетчика 4, Первый выход счетчика 4 соединен через дешифратор 5 с первым входом триггера (Т) 6, а второй выход — через дешифратор 7 с первым входом Т 8. Выходы Т

6 и 8 подключены к шифратору 9. Первый и второй выходы шифратора 9 через элементы И 10 и 11 подключены соответственно к вычитающему и суммирующему входам 10 счетчика 12 и через схему ИЛИ 13 к первому входу элемента И 14. Выход элемента И 14 соединен с первым входом Т 15 и первым входом элемента ИЛИ 16, выход которого подключен к первому входу Т 17, к вторым входам счетчика 4 и Т 6 и 8, через элемент

18 задержки к второму входу Т 15. Выход

Т 15 соединен с первым входом элемента

И 19, второй вход которого подключен к первому входу счетчика 20 и через элемент 20

21 задержки к выходу дешифратора 22, вторым входом элементов И 10, 11 и 14 и к второму входу Т 17. Выход Т 17 соединен с вторым входом схемы И 3 и первым входом схемы И 23, второй вход которой подключен 25 к генератору 24, а выход через делитель

25 — к первому входу мультиплексора 26.

Выход мультиплексора 26 через второй вход счетчика 20 соединен с входом дешифрато- . ра 22, а второй вход — с выходом счетчика 12 30 и первым входом 27 регистрирующего устройства 28, второй вход которого соединен с третьим выходом счетчика 4, а третий вход подключен к первому выходу блока 27 управления номером канала. Первый выход 35 блока 29 управления соединен первым входом регистрирующего устройства 28, второй выход — с вторым входом элемента ИЛИ

16, третий выход — с вторым входом блока

27 управления номером канала, четвертый 40 выход-с первым входом регистра 30, выход которого подключен к управляющему входу мультиплексора 2, а второй вход — к выходу регистра 31, Два входа регистра 31 соединены с соответствующими выходами блока 27. 45

Выход элемента И 19 соединен с входом блока 29 управления. Второй и третий выходы счетчика 12 через соответствующие дешифраторы 32 и 33 подключены к третьим входам схем И 10 и 11. 50

На фиг.2 представлена структурная схема блока 27 управления номером канала.

Упорядочение цифровых кодов, формируемых на выходах, выполняется параллельно по словам и последовательно по разрядам, 55 но сами цифровые коды не выделяются, а выделяются коды их адресов в порядке убывания.

Блок 27 содержит блок 34 памяти, выполненный на базе параллельно-последовательных регистров 351-35п. В блоке 34 памяти осуществляется параллельный по разрядам прием цифрового кода в регистр

35 l (I = 1,n) и одновременный последовательный вывод цифровых кодов из регистров 351-35л. Для адресации регистра 35 используется адресный блок 36. Он содержит счетчика 37 и дешифратор 38, Кроме того, адресный блок 36 выполняет выбор Т в анализаторе 39 чисел для установки его в нулевое состояние.

Анализатор 39 чисел предназначен для определения максимального цифрового кода путем анализа битовых срезов содержимого блока 34 памяти, В том случае, если в анализаторе чисел установлено наличие нескольких максимальных цифровых кодов (равных между собой), определение первых максимальных цифровых кодов (равных между собой), определение первого максимального цифрового кода выполняет приоритетный формирователь 40, Выходы фо рмирователя 40 (В Ф1 В ©n) подключены к шифратору 41, на выходах которого вырабатывается код адреса, соответствующий установленному в анализаторе 39 чисел максимальному цифровому коду, По сигналу блока 42 управления код адреса переписывается с выходов шифратора 41 в счетчик 37 адресного блока 36, Затем по коду адреса определяется регистр 35, в которой из П4К заносится новый цифровой код на место найденного максимального цифрового кода, Кроме того, в анализаторе 39 чисел сбрасывается Т для маскирования (выключение из работы) содержимого регистра 35 l до тех пор, пока не будет заключена обработка предыдущего массива цифровых кодов, размер которого определяется числом входных сигналов на шине 1. Управление работой и синхронизацию всех узлов в блоке 27 выполняет блок 42 управления, имеющий управляющие входы 43.

На фиг.3 показана функциональная схема анализатора 39 чисел и приоритетного формирователя 40. Анализатор чисел содерх<ит тяговые Т 441-44л, 451 — 45п, первую группу элементов И 46> — 46п, необходимую для передачи значений Т451-45, в Т44 -44л, группу элементов ИЛИ 47> — 47п, вторую группу элементов И 48 — 48,, третью группу элементов И 491 49П, п- входовой элемент

ИЛИ 50, четвертую группу элементов

И 511 — 51 и группу инверторов 521 — 52п. В состав приоритетного формирователя входят группа элементов И 53 -53, и и-входавой элемент И 54.

На фиг.4 представлена структурная схема блока 42 управления, в состав которого входят автомат 55 управления, блок 56 срав1807423 нения, регистр 57 и два счетчика 58 и 59.

Автомат 55 управления может быть реализован по известным принципам, как автомат Мура или автомат Мили. Счетчик 58 необходим для определения конца сдвига цифрового кода из регистров 351 — 35л, а счетчик 59 предназйачен для подсчета количества уже упорядоченных цифровых кодов в анализаторах 39 чисел для определения конца обработки массива цифровых кодов.

Это необходимо делать в том случае, если массивы цифровых кодов имеют произвольные размеры (» и). Тогда регистр 57 используется для записи кода границы массива (КМ) по сигналу Зп, например, со сторону пульта управления, который на фиг.2 и 4 не показан. Для синхронизации работы автомата 55 управления применяются тактовые сигналы (ТС).

Принцип функционирования блока 27 управления номером канала описывается графом микропрограммы (фиг.5), реализуемым автоматом 55 управления.

По управляющим входам 43 в блок 42 управления поступает сигнал ПУСК (П). С приходом первого сигнала ТС блок управления формирует сигнал У1, по которому регистры 351-35п устанавливаются в нулевое состояние. По второму сигналу ТС блок 42 управления вырабатывает сигнал Yz, выполняющий установку в единичное состояние триггеров 441 44п и 451-45п в анализаторе 39 чисел и сброс счетчиков 58 и 59 в нулевое состояние, В соответствии с третьим сигналом ТС блок 42 управления формирует сигнал Уз, вызывающий. сдвиг информации в регистрах 351 35л на один. разряд. Затем в следующем такте содержимое счетчика 58 увеличивается на единицу (в счетчике 58 отмечается число сдвигов информации для определения момента окончания вывода цифровых кодов), Если сигнал окончания вывода X> = О на выходе счетчика 58, то в цикле происходит порчередная выработка сигналов Уз и Уд. При Х1 = 1 (установлен первый максимальный цифровой код, в анализаторе 39 чисел Т 44ь Ti = 1) блок 42 управления формирует сигнал Ув, по которому выполняется передача кода адреса из шифратора 41 в адресный блок 36.

После этого блок 42 управления ожидает поступления внешнего сигнала ПРИЕМ (ПР), сообщающего о наличии цифрового кода на входах регистров 35 35л. С приходом очередного сигнала ТС блок 42 управления формирует сигнал У6, выполняющий, soпервых, запись из ПЧК цифрового кода в регистр 35 в соответствии с его кодом адреса, во-вторых, сброс 45 в нулевое состояние (маскируется l-й максимальный цифровой код); и, в-третьих, увеличивается содержимое счетчика 59 на единицу. Затем блок 42 управления организует свою работу в соответствии со значениями осведомительных сигналов Xz. Конец опроса (КО), поступающего из приоритетного формирователя 40,— конец работы (КР). Если Х2 = О (не просмотрены все входные сигналы) и КО = 0(наличие нескольких равных максимальных цифровых кодов), то вновь выполняется блоком 42

10 управления поочередное формирование сигналов Yg, Ув. При Х2= 0 и КО =1 блоком управления формируется сигнал У7, по которому осуществляется перезапись содержимого Т 451 45П в Т 44)-44з., С помощью триггеров И 441 44п осуществляется определение одного или нескольких максимальных цифровых кодов.

Триггеры И 451-45п используются для маскирования (исключения из работы) тех ре20 да.

Предварительно сигналом Yz блока 42 управления Т 441 — 44> и 45 45П установлены в единичное состояние. Затем на входы

ВР>-ВРП анализатора 39 чисел поступают битовые срезы из регистров 351 35п старшими разрядами вперед. При наличии в би30 товом срезе хотя бы одной единицы на выходе элемента ИЛИ 50 формируется единичный уровень сигнала, который поступает на первые входы группы элементов

И 491-49п. На вторые входы группы злементов И 491-49 поступают соответствующие биты цифровых кодов. Если бит(Б i) равен 1, 40 то Т 441 не сбрасы вается в нулевое состояние. В нулевое состояние переходит тот

Т44, у которого Б1 = О, Таким образом, после прохода всех битовых срезов цифровых кодов несброшенные в нулевое состояние Т

45 фиксируют максимальные (равные) цифровые пользуется приоритетный формирователь 40, После того, как с помощью шифратора

50 коды в соответствующих регистрах, Для поочередного выделения единичного Т 44 ис41 определен код адреса и занесен в адресный блок 36, выполняется сброс сигналом

Ув блока 42 управления Т 45 в нулевое состоя we. Это осуществляется для того, чтобы исключить найденный максимальный цифровой код из дальнейшего упорядочения. За55 тем по сигналу Ут блока 42 управления содержимое Т 451 45л переписывается в

Т 441-44 и для оставшихся цифровых кодов выполняется поиск максимального цифрового кода. гистров блока 34 памяти, в которых хранились найденные максимальные цифровые коды.

Рассмотрим более подробно процесс

25 установления максимального цифрового ко1807423

У д о сос оя ние и процесс измерения интенсивности по Таким образом, для принятых условий тому же каналу повторяется, но на другом выигрыш можно оценить:

1 Зй

Т2 N+2

Многоканальный измеритель интенсив- стания). По завершении измерения очередности импульсов с широким динамическим ного канала информация о диапазоне измедиапазоном работает следующим образом, рения этого канала поступает в блок 27. где

В исходном состоянии счетчики 4, 12, после обработки за время измерения следу20, Т 6, 8, 15, 17, регистры 30 и 31, блок 27 5 ющего канала с выхода блока 27 номер очеуправления номером канала устанавлива- редного канала записывается в регистр 31, ются в нулевое состояние, а входы мульти- Поэтому после записи информации в реплексора соединены с соответствующими гистр 31 и блок 27 блок 29 осуществляет номерами датчиков, По команде ПУСК с перепись значения номера канала, подлеблока управления Т 17 устанавливается в 10 жащего измерениям из регистра 31 в реединичное состояние и разрешает прохож- . гистр 30. дение импульсов с выхода мультиплексора Таким образом, упорядочение последо2навходсчетчика4ипрохождениеимпуль- вательности подключения каналов для изса c тактового генератора через делитель 25 мерения в порядке убывания (возрастания) и мультиплексор 26 на вход счетчиков 4 и20 15 интенсивности в них обеспечивает миниОДНОГО ПОрядКа; ПРИЧЕМ ЕСЛИ Гтакт > fax. тО К М«. 1ЬНОЕ ВрЕМя ПОИСКа дИаПаЗОНа ПрИ ПЕРЕмоменту заполнения счетчиков 20 и 4 ус- ходе от канала к каналу и тем самым танавливается число, пропорциональное существенное сокращение времени преобинтенсивности поступления импульсов, По разования группы каналов, т.е. увеличение достижении счетчиком 20 числа 1000 с 20 быстродействия. выхода дешифратора 22 сигнал устанав- Например, для ухудшения случая, когда ливает Т 17 в нулевое состояние и с за- в группе из N каналов по четным каналам держкой, определяемой элементом 18, поступают сигналы с высоким уровнем инпоступает в блок управления, который выра- тенсивности, а по нечетным — с низким уровбатывает команду переписи информации из 25 нем, оценим величину выигрыша, счетчика 12 в блок 27, а по следующему Предположим, что T1 — время измеретакту переписи информации иэ счетчиков 4 ния канала с высоким уровнем интенсивнои 12 в регистрирующее устройство 28. сти; Tz — время измерения канала с низким

В случае, если faõ оказалось сущест-. уровнеминтенсивности; Т1п — время поиска веннобольшеилименьше такт1т»1вхили 30 диапазона при переходе от верхнего до

fT « fax (fax > fa, fax < ти), тО СрабатЫВаЕт НИЖНЕГО дИаПаЗОНОВ; T2n — ВрЕМя ПОИСКа система, обеспечивающая переключение диапазона при переходе or нижнего до вердиапазонов. По комбинации сигналов хнего диапазонов, дешифратора ДСн ДСв Т 6 и 8 занимают Примем следующие соотношения: соответствУюЩие состоЯниЯ, котоРые ин- 35 Т1 «Т2. Тп1 = Tn2 и Тп1 Т2 формируются шифратором и через эле- Тогда в первом случае, когда измерение менты И 10 и 11 воздействуют на счетчик ведется без упорядочения, общее время из12, увеличивая или уменьшая число в нем. мерения группы из N каналов будет

Это число определяет диапазон измеряемо- . N N N

I o сигH6itl3 и cooreercTBeHHo через мульти- 40 " " 2 2 " 2 плексор 2 выбирает номер выхода делителя +Т N 1 N + + + 3 N частотыдля подключения счетчика 20, В слу- +™ 2 2 (" "2 2 чае, если при поступлении сигнала с дешиф- Во втором случае, когда измерение ве. ратора 22 на выходе схемы ИЛИ будет дется с упорядочением, общее время измесигнал, свидетельствующий о наличии необ- 45 рения группы каналов будет ходимости переключения диапазона, то элемент И 14 Т 15 устанавливается в нулевое T T и (М N сосгояние и запрещае1 прохождение задер " "2 = 2 2 2 2 + 1 = 2 Т1 + жаннета импульса с дешифратора 22 на ь Т N +2 вход блока 29. При этом через схему ИЛИ У6 50 . " " 2 Тз

Т 17 станавливается в е иничн е т диапазоне измерения. ереключение с канала на канал в процессе измерения всего 55 Тн, г 3 N N +2 массива каналов осуществляется в порядке, Тч,„к 2 з 2 определяемом блоком 27, который осуществляет ранжирование каналов по уровню интенсивности поступления импульсов в каждом иэ них (например, в порядке возра1807423

Формула изобретения

Многоканальный измеритель интенсивности импульсов, содержащий блок управления, первый дешифратор, делитель 5 частоты, четыре элемента И, блок датчиков, генератор, мультиплексор и регистрирующее устройство, о тл и ч а ю щи и с ятем, что, с целью увеличения быстродействия, в него введены второй мультиплексор, три 10 счетчика импульсов, четыре триггера, второй, третий, четвертый и пятый дешифраторы, пятый и шестые элементы И, два элемента ИЛИ, два элемента задержки, два регистра, шифратор, блок управления номе- . 15 ром канала, причем выходы блока датчиков через первый мультиплексор подключены к первому входу первой схемы И, выход которой подключен к первому входу первого счетчика, первый выход которого соединен 20 через первый дешифратор с первым входом второго триггера, а второй выход через второй дешифратор соединен с первым входом третьего триггера, причем выходы второго и третьего триггеров подключены к входу пер- 25 вого шифратора соответственно, первый и второй выходы которого через второй и третий элементы И подключены соответственно к вычитающему и суммирующему входам второго счетчика импульсов и через первую 30 схему ИЛИ к первому входу четвертого элемента И, выход которого соединен с первым входом четвертого триггера и первому входу второго элемента ИЛИ, выход которого подключен к первому входу первого триггера, к 35 вторым входам первого счетчика импульсов, второго и третьего триггеров, а через первый элемент задержки — к второму входу четвертого триггера, выход которого соединен с первым входом шестого элемента И, второй вход которого подключен к первому входу третьего счетчика и через второй элемент задержки к выходу пятого дешифратора, вторым входам второго, третьего, четвертого элементов И и к второму входу первого триггера, выход которого соединен с вторым входом первой схемы И, и первому входу пятой схемы И, второй вход которой подключен к первому генератору, а выход через первый делитель — к первому входу второго мультиплексора, выход которого через второй вход третьего счетчика соединен с входом пятого дешифратора, а второй вход второго мультиплексора — с выходом второго счетчика импульсов и первым входом блока управления номером канала и регистрирующим устройством, второй вход которого соединен с третьим выходом первого счетчика, а третий вход подключен к первому выходу блока управления, второй выход которого соединен с вторым входом второго элемента ИЛИ, третий выход — с вторым входом блока управления номером канала, четвертый выход — с первым входом первого регистра, выход которого подключен к управляющему входу первого мультиплексора, а второй вход — к выходу второго регистра, второй вход которого соединен с соответствующим выходом блока управления номера канала, причем выход шестого элемента И соединен с входом блока управления, а второй и третий выходы второго счетчика импульсов через соответствующий третий и четвертый дешифраторы подключены к третьим входам второй и третьей схемы И.

1807423

1807423

180?423

Рие.5

Составитель М, Бородянский

Техред М.Моргентал Корректор. Л, Филь

Редактор Т. Федотов

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1378 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5