Цифровой интегратор

 

Изобретение относится к вычислительной технике и может быть использовано для интегрирования сигналов с нечеткими моментами начала и конца интегрирования. Сущность изобретения: цифровой интегратор содержит ГТИ 1, счетчик 2, блоки 3, 5 памяти; блок 4 постоянной памяти, умножитель 6, блок 7 сравнения. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 F 7/64

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛ ЬСТВУ (21) 4794290/24 (22) 19,02.90 (46) 15.02.93. Бюл. ¹ 6 (72) Э. В. Борисов (56) Кисель B. А. Аналоговый и цифровые кОрректоры. Справочник. — M.: Радио и связь, 1986, с. 131, Цифровые системы фазовой синхронизации. Под редакцией Жодзинского M. И.—

М.: Сов. радио. 1980, с, 40, (54) ЦИФРОВОЙ ИНТЕГРАТОР

„„Я „„1795457 А1 (57) Изобретение относится к вычислительной технике и может быть использовано для интегрирования сигналов с нечеткими моментами начала и конца интегрирования.

Сущность изобретения: цифровой интегратор содержит ГТИ 1, счетчик 2, блоки 3, 5 памяти, блок 4 постоянной памяти, умножитель 6, блок 7 сравнения. 2 ил.

1795457

Изобретение относится к вычислительной. технике и может быть использовано для интегрирования сигналов, заданных цифровым кодом при нечетких границах интегрирования, Цель изобретения — расширение функциональных возможностей за счет интегрирования сигналов постоянного уровня при нечетко заданных моментах начала и конца интегрирования.

На фиг. 1 представлена электрическая структурная схема цифрового интегратора; на фиг. 2 — диаграммы, поясняющие его работу.

Цифровой интегратор (фиг. 1) содержит генератор 1 тактовых импульсов (ГТИ), счетчик 2, первый блок 3 памяти, блок 4 постоянной памяти, второй блок 5 памяти, умножитель 6, блок 7 сравнения.

Работает цифровой интегратор следующим образом.

Предполагается, что на вход умножителя 6 подается сигнал U постоянного уровня, который необходимо проинтегрировать, При этом моменты начала Тн и конца Тв интегрирования являются нечеткими (фиг.

2) и описываются функциями принадлежности типа примерного равенства линейного вида ттт„(т,) = max { 0.1 где tH, Ъ вЂ” параметры положения функции принадлежности, характеризующие положение наиболее ожидаемого значения моментов начала и конца интегрирования соответственно; „, сг, — параметры размаха функции принадлежности времени начала и конца интегрирования соответственно.

По сигналу запуска, поступающему на вход запуска ГТИ 1 и входа начальной установки счетчика 2, первый из них запускается, а во второй заносится начальный код ь „=(т — т) -(а „+, ).

По мере поступления в счетчик 2 импульсов ГТИ 1 в нем формируются отсчеты времени в интервале Л tgtHy, tK), где т =.

gt>-t„)+(0t„+at,). Эти отсчеты времени сравниваются в блоке 7 сравнения с величиной 1, и по сигналу с его выхода ГТИ I .останавливаются, Сами сигналы счетчика 2 .используются как адресные для первого и второго блоков 3, 5 памяти, выполненными в виде ПЗУ, работающих в режиме записи.

Текущие отсчеты времени t умножаются в умножителе б на величину U, в результате чего формируются текущие значения интеграла в интервале Л t, êîòîðûå записываются в первый блок 3 памяти по соответствующим адресам.

Кроме того, сигналы текущего времени

"О t поступают в блок 4 постоянной памяти, в котором по адресам t записаны значения функции принадлежности

Формула изобретения

Цифровой интегратор, содержащий генератор тактовых импульсов, и счетчик, о тл ич аю щий с ятем, что,с цельюрасширения функциональных возможностей за счет интегрирования сигналов постоянного уровня при нечетко заданных моментах начала и конца интегрирования, он содержит блок сравнения, первый и второй блоки памяти, блок постоянной памяти и умножитель, причем вход запуска устройства подключен к входу запуска генератора тактовых импульсов и к входу записи счетчика, вход интегрируемого сигнала устройства, вход начального значения параметра положения функции принадлежности устройства и вход конечного значения параметра положения функции принадлежности устройства подключены соответственно к первому информационному входу умножителя, к информационному входу счетчика и к первому информационному входу блока сравнения, выход которОго подключен к входу останова генератора тактовых импульсов, выход которого подключен к входам записи-считывания первого и второго блоков памяти и к счетному входу счетчика, информационный выход которого подключен к второму информационному входу блока сравнения, к адресным входам первого и второго блоков памяти, к адресному входу блока постоянной памяти и к второму информационному входу умножителя, выход которого подключен к информационному входу первого блока памяти, выход которого подключен. к выходу текущего значения интеграла интегратора, выход блока постоянной памяти подключен к информационному входу второго блока памяти, выход которого подключен к выходу значения функции принадлежности интегратора.

1795457

Составитель Э.Борисов

Техред M,Ìîðãåíòàë: Корректор Т.Палий

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, улХагарина 101

Заказ 431,. Тираж

ВНИИПИ Гос а тв

Подписное осударственного комитета Ilo изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5