Волновой цифровой интегратор
Изобретение относится к вычислительной технике и радиотехнике и может быть использовано в системах радиоуправления и радиоавтоматики. Цель изобретения - снижение ошибки интегрирования. Интегратор содержит первый сумматор 1, первый умножитель 2 на постоянный коэффициент, второй сумматор 3, первый блок 4 инвертирования знака, блок 5 задержки, третий сумматор 6, второй умножитель 7 на постоянный коэффициент, второй блок 8 инвертирования знака, четвертый сумматор 9, третий умножитель 10 на постоянный коэффициент, пятый сумматор 11. 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51)5 G 06 F7/64
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
flO ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМ
flPH ГКНТ СССР (21) 4387630/24-24 (22) 02.03.88 (46) 15.03.90.Бвл, N 10 (71) Московский электротехнический институт связи (72) А,М.Бонч-Бруевич и Е.В.Разбаш (53) 681.32 (088.8) (56) Феттвайс А.Волновые цифровые фильтры. Теория и применение, — ТИИЭР, 1986 т.74, 11 2, с.35-99.
Fischer Н,D. Nave digital filters
for numerical integration. - NTZ
Archive, 1984, ч,6, У 2, рр,37-40, (54) ВОЛНОВОЙ ЦИФРОВОЙ ИНТЕГРАТОР (57) Изобретение относится к вычисли—
„„SU„„1550514 А 1 тельной технике и радиотехнике и может быть использовано в системах радиоуправления и радиоавтоматики, Цель изобретения — снижение ошибки интегрирования, Интегратор содержит пер- вый сумматор l первый умножитель 2 на постоянный коэффициент, второй сумматор 3, первый блок 4 инвертирования знака, блок 5 задержки, третий сумматор 6, второй умножитель 7 на постоянный коэффициент, второй блок
8 инвертирования знака, четвертый сумматор 9, третий умножнтель 10 на постоянный коэффициент, пятый сумматор 11. 2 ил.
1550514
Изобретение относится к вычислите льной технике и может быть использовано в системах радиоуправления и
pBipHoавтоматики, Цель изобретения — снижение ошибки
5 интегрирования, На фиг,! представлена структура ин!тегратора; на фиг,2 — графики фазовых характеристик, !О . Интегратор содержит первый суммато 1, первый умножитель 2 на постоянный коэффициент, второй сумматор 3, первый бло 4 инвертирования знака, 1 блок 5 з:адержки, третий сумматор 6, второй умножитель 7 на постоянный коэффициент, второй блок 8 инвертиро1 вания знака, четвертый сумматор 9, третий умножитель 10 на постоянный коэффициент, пятый сумматор 11, Интегратор предназначен для встраивания в радиотехнические системы.
Для конкретного выполнения волно)
so!ro цифрового интегратора необходимо рассчитать коэффициент умножителя
10 по формуле:.
66 х ! !
G>stx+G sx 2 где G - средняя мощность помехи
Вых на выходе интегратора;
G — средняя мощность помехи
Вх на входе интегратора, . Устройство работает следующим обра эом, 3S
1.
Отсчет входного сигнала поступает одновременно на первые входы сумма оров 1 и 3, а также на второй вход сумматора 9 ° На второй вход суммато40 ра, 3 через блок 4 поступает отсчет с бл!эка 5 задержки, записанный в запоминающее устройство этого блока на предыдущем такте. Этот отсчет посту45 па6т также на второй вход сумматора
6. Результат сложения в сумматоре 3 умножается на коэффициент умножителя 2 и поступает на первый . вход сумматора 9,Результат суммирования умножается на коэффициент умножи» тепя 10 и поступает на второй вход сумматора 11. Окончательный результат подается на выходные клеммы, Арифметические операции в сумматорах 9 и 11 можно рассматривать соответственно, как первуЮ и вторую ступени компенсации фазовых искажений, Коэффициент умножителя 10 определяет уровень компенсирующего сигнала, На фиг,2 представлены графики фазовых характеристик устройства-прототипа (кривая 1). и волнового интегратора (кривая 2), По оси абсцисс отложено отношение частоты входного сигнала к частоте дискретизации, а по оси ординат — фазовый сдвиr в rpадуcax.
Таким образом, рассчитанная фазовая характеристика интегратора приближается к идеальной, Формула изобретения
Волновой цифровой интегратор, содержащий три сумматора, блок задержки, первый блок инвертирования знака, два умножителя на постоянный коэффициент, причем информационные входы интегратора соединены с входами первого слагаемого первого и второго сумматоров, выходы первого сумматора соединены с входами первого слагаемого третьего сумматора и входами блока задержки, выходы которого соединены с входами второго слагаемого третьего сумматора и входами первого блока инвертирования знака, выходы которого соединены с входами второго слагаемого второго сумматора, выходы которого соединены с входами первого умножителя на постоянный коэффициент, выходы которого соединены с входами второго слагаемого первого сумматора, выходы третьего сумматора соединены с входами второго умножителя на постоянный коэффициент, отличающийся тем, что, с целью снижения ошибки интегрирования, в него введены четвертый и пятый сумматоры, второй блок инвертирования знака и третий умножитель на постоянный коэффициент, причем входы интегратора соединены с входами первого слагаемого четвертого сумматора, выходы которого соединены с входами третьего умножителя на постоянный коэффициент, выходы которого соединены с входами первого слагаемого пятого сумматора, выходы которого соединены с- выходами интегратора, выходы второго умножителя на постоянный коэффициент соединены с входами второго слагаемого пятого сумматора и через второй блок инвертирования знака — с входами второго слагаемого четвертого сумматора, !
550514
Составитель А,Чеканов
Редактор Л,Пчолинская Техред М.Дидык Корректор И,Муска
Подписное
Тираж 559
Заказ 273
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101
00f Р/ фРГ 2
1 A
Ур