Элемент памяти

 

Изобретение относится к вычислительной технике, в частности к запоминающим элементам для устройства памяти ЭВМ. Целью изобретения является увеличение информационной емкости элемента памяти. Цель достигается тем, что элемент памяти содержит разделительные элементы на диодах 7 с соответствующими связями. Подключение или неподключение анода диода 7 к соответствующей шине 11 считывания определяет хранимую элементами памяти дополнительную информацию. Дополнительная информация является постоянной. 1 ил.

COIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з 6 11 С 11/40

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4858841/24 (22) 21.05,90 (46) 30,01.93. Бюл, М 4 (72) В.В. Варламов (56) Акинфиев А.Б. и др. Полупроводниковые запоминающие устройства. М.; Высшая школа, 1989, с. 8 — 9.

Каган Б.М, ЭВМ и системы, М,; Энергия, 1979, с. 147. (54) ЭЛЕМЕНТ ПАМЯТИ (57) Изобретение относится к вычислительной технике, в частности к запоминающим.. Ж 1791849 А1 элементам для устройства памяти ЭВМ, Целью изобретения является увеличение информационной емкости элемента памяти.

Цель достигается тем, что элемент памяти содержит разделительные элементы на диодах 7 с соответствующими связями. Подключение или неподключение анода диода

7 к соответствующей шине 11 считывания определяет хранимую элементами памяти дополнительную информацию. Дополнительная информация является постоянной.

1 ил, 1791849 ном диоде 7 к шине 1 первыми начнутся и закончатся переходные процессы в транзисторе 1, соответственно он откроется раньше транзистора 2, в элементе воспроизведется "1". Если же диод 7 не подсоединен.к соответствующей шине 11, то за счет асимметрии триггера после подачи питания первым откроется транзистор 2 и в элементе памяти воспроизведется "0".

Соответственно при подсоединении диода 7 к шине 11 в элементе будет записана

"1" постоянной программы, а при неприсоединейии диода 7 в элементе будет записан

"0" постоянной программы.

Наиболее эффективным будет применение данного элемента памяти для 03У и

ПЗУ, Составитель С. Королев

Техред M.Ìoðãåíòàï Корректор Л, Филь

Редактор

Заказ 154 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открьпиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Изобретение относится к области вычислительной техники, в частности к запоминающим элементам для устройств памяти

ЭВМ.

Целью изобретения является увеличе- 5 ние информационной емкости элемента памяти, На чертеже представлена электрическая схема элемента памяти, Элемент памяти содержит два ключе- 10 вых транзистора 1, 2, два транзистора связи

3, 4, два нагрузочных резистора 5, 6, разделительные элементы на диодах 7, адресную шину 8, две разрядные шины 9, 10, шины считывания 11, шину питания 12, шину ну- 15 левого потенциала 13.

Устройство работает следующим образом.

П ри записи информации работа триггераа ничем.не отличается от. работы обычного 20 статического триггера. Операция считывания любой информации также ничем не отличается от операции считывания статического триггера, Диоды 7 могут быть либо подсоединены 25 к шинам 11, либо не подсоединены, в зави-. симости от того, какая информация при той или иной постоянной программе будет записана в элемент памяти, Резистор 6 в элементе памяти больше 30 по номиналу резистора 5. 3а счет этого в триггер вводится асимметрия, и при подаче на него питания (при отключенных ПШ) первым всегда откроется транзистор 2, так как у него переходные процессы закончатся 35 раньше, чем у транзистора 1. Триггер будет устанавливаться в одно и то же состояние

"0", При необходимости воспроизвести в элементе необходимую постоянную инфор- 40 мацию с триггера снимается питание, на соответствующую шину 11 подается высокий потенциал, затем на триггер подается питание. В результате этого при подключенФормула изобретения

Элемент памяти, содержащий два ключевых транзистора, два транзистора связи, два нагрузочных резистора, первые выводы которых соединены со стоками первого и второго транзисторов связи соответственно, стоками первого и второго ключевых транзисторов соответственно, затворами второго-и первого .ключевых транзисторов соответственно; истоки которых подключены к шине нулевого потенциала, к шине питания подключен второй вывод первого нагрузочного резистора, затворы первого и второго транзистора связи подключены к адресной шине, а истоки — к первой и второй разрядным шинам соответственно, о тличающийся тем,что,сцелью увеличения информационной емкости элемента памяти, он содержит разделительные элементы на диодах, катоды которых соединены с вторым выводом второго нагрузочного резистора, анод первого диода соединен с вторым выводом первого нагрузочного резистора, аноды диодов, кроме первого, подключены к соответствующим шинам считывания.