Способ формирования межуровневой изоляции интегральных схем из борофосфоросиликатного стекла

 

Способ формирования межуровневой изоляции интегральных микросхем из борофосфоросиликатного стекла, включающий загрузку кремниевых подложек со структурами интегральных схем в реактор, нагретый до 600-700°С, вакуумирование реактора, раздельную подачу в реактор паров тетраэтоксисилана с азотом или кислородом посредством испарителя-барботера при 30-60°С, фосфина с парами триметилбората в инертном газе и кислорода, наращивание пленки борофосфоросиликатного стекла требуемой толщины с содержанием фосфора 2-5 мас.% и бора 3-6 мас.% при давлении 15-100 Па и соотношении ингредиентов фосфин-кислород более или равном 0,2 при температуре нагрева реактора, оплавление борофосфоросиликатного стекла, отличающийся тем, что, с целью повышения качества межуровневой изоляции путем снижения дефектности и повышения стабильности стекла во времени, после наращивания пленки борофосфоросиликатного стекла требуемой толщины прекращают подачу паров триметилбората в инертном газе и осаждают защитный слой толщиной 0,02-0,1 мкм без изменения температуры реактора и давления, а перед оплавлением удаляют защитный слой селективно к пленке борофосфоросиликатного стекла.



 

Похожие патенты:
Изобретение относится к технологии производства полупроводниковых интегральных схем, в частности к изготовлению быстродействующих интегральных схем на кремниевых структурах с диэлектрической изоляцией (КСДИ)

Изобретение относится к микроэлектронике

Изобретение относится к микроэлектронике, в частности к технологии изготовления полупроводниковых приборов и интегральных микросхем

Изобретение относится к полупроводниковой микроэлектронике, в частности к способам формирования диэлектрической изоляции полупроводниковых приборов и интегральных схем

Изобретение относится к микроэлектронике, в частности к технологии изготовления изоляции элементов сверхбольших интегральных схем

Изобретение относится к области микроэлектроники, а именно к технологии изготовления интегральных схем с пристеночными p-n-переходами

Изобретение относится к технологии изготовления МДП-приборов и интегральных схем, в частности к формированию изолированных областей, в которых изготавливают элементы этих приборов и интегральных схем

Изобретение относится к технологии полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур, используемых для производства диодов, транзисторов, тиристоров, интегральных схем и кремниевых структур с диэлектрической изоляцией

Изобретение относится к технологии производства интегральных схем, а более конкретно к способу изготовления диэлектрической изоляции компонентов ИС

Изобретение относится к микроэлектронике и может быть использовано в технологии изготовления интегральных микросхем и наноструктур различного назначения

Изобретение относится к полупроводниковой технике

Изобретение относится к способам создания многослойных структур "кремний на изоляторе" с захороненным слоем изолятора
Наверх