Способ изготовления межкомпонентной изоляции кмдп интегральных схем
Авторы патента:
Способ изготовления межкомпонентной изоляции КМДП интегральных схем, включающий формирование на кремниевой подложке с областями карманов нитридной маски, формирование n+ и p+ охранных областей, их локальное окисление, отжиг структур в инертной атмосфере и удаление нитридной маски, отличающийся тем, что, с целью повышения напряжения пробоя, снижения токов утечки изоляции и повышения воспроизводимости указанных параметров за счет снижения дефектности подложки в охранных областях и снижения уровня механических напряжений в подложке, p+ охранные области формируют до формирования нитридной маски, а после удаления нитридной маски структуры дополнительно отжигают в инертной атмосфере при 950-1200°С в течение 10-60 мин.
Похожие патенты:
Изобретение относится к микроэлектронике, в частности к технологии изготовления изоляции элементов сверхбольших интегральных схем
Изобретение относится к области микроэлектроники, а именно к технологии изготовления интегральных схем с пристеночными p-n-переходами
Способ изготовления структур мдп-приборов // 1168021
Изобретение относится к технологии изготовления МДП-приборов и интегральных схем, в частности к формированию изолированных областей, в которых изготавливают элементы этих приборов и интегральных схем
Изобретение относится к технологии производства полупроводниковых схем, в частности к изготовлению интегральных схем с диэлектрической изоляцией транзисторных структур
Изобретение относится к области микроэлектроники, в частности к технологии изготовления изоляции элементов сверхбольших интегральных схем
Изобретение относится к технологии изготовления полупроводниковых интегральных схем, в частности транзисторных структур с диэлектрической изоляцией с уменьшенным сопротивлением коллектора
Тиристор // 482837
Изобретение относится к технологии полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур, используемых для производства диодов, транзисторов, тиристоров, интегральных схем и кремниевых структур с диэлектрической изоляцией
Способ создания изоляции в производстве ис // 2108638
Изобретение относится к технологии производства интегральных схем, а более конкретно к способу изготовления диэлектрической изоляции компонентов ИС
Изобретение относится к микроэлектронике и может быть использовано в технологии изготовления интегральных микросхем и наноструктур различного назначения
Изобретение относится к полупроводниковой технике
Изобретение относится к способам создания многослойных структур "кремний на изоляторе" с захороненным слоем изолятора
