Пересчетная схема в коде фибоначчи

 

Использование: в импульсной технике для пересчета импульсов в минимальном Р=1 коде Фибоначчи. Пересчетная схема в коде Фибоначчи содержит вход 1 сброса, счетный вход 2, три триггера 3-5, два элемента И 6, 7, элемент ИЛИ 8, выход 9 переноса, управляющий вход 10, управляющий выход 11, элемент НЕ 12. Для достижения поставленной цели пересчетная схема дополнительно содержит два триггера 13,14 и новые логические связи между триггерами. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (I I) (sI)s Н 03 К 23!00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4914407/21 (22) 25.02.91 (46) 07.12.92. Бюл. N. 45 (71) Производственное объединение "ОрбиТВ (72) B.Ø.Àðóòþíÿí и С.Г.Арутюнян (56) 1. Авторское свидетельство СССР

N577682,,кл. Н 03 К 23/00, 1976, 2. Авторское свидетельство СССР

N 1322467, кл. Н 03 К 23/00, 1987, (54) REPjCЧЕТНАЯ СХЕМА В КОДЕ ФИБОНАЧЧИ (57) Использование: в импульсной технике для пересчета импульсов в минимальном

Р=1 коде Фибоначчи. Пересчетная схема в коде Фибоначчи содержит вход 1 сброса, счетный вход 2, три триггера 3-5, два элемента И 6, 7, элемент ИЛИ 8, выход 9 переноса, управляющий вход 10, управляющий выход 11, элемент НЕ 12. Для достижения поставленной цели пересчетная схема дополнительно содержит два триггера 13, 14 и новые логические связи между триггерами.

3 ил, 1780 I 88 /Изобретение относится к импульсной технике и может быть использовано для пересчета импульсов в минимальном

Р=-1 коде Фибоначчи, Известна пересчетная схема в коде

Фибоначчи, содержащая в каждом разряде счетный триггер, элементы И и элемент ИЛИ (1).

Недостатком этого устройства является невозможность модульной организации пересчета.

Наиболее близким техническим решением к предлагаемому является модуль пересчетной схемы в коде

Фибоначчи, содер>кащая вход сброса, счетный вх=,; пеовый. второй и третий триггеры, входы сброса которых соединены с входом сброса пересчетной схеMbI, первый и второй элементы И, первые входы которых и синхровходы всех триггеров соединены со счетным входом пересчетной схемы, элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и второго элементов И, выход переноса, соединенный с выходом элемента ИЛИ, управляющий вход, управляющий выход, элемент НЕ, соединенный выходом со вторым входом второго элемента И, а входом — с управляющим входом пересчетной схемы, прямой и инверсный выходы первого триггера соединены соответственно с первыми 3- и К-входами второго триггера, инверсный выход которого соединен с J- и К-входами первого триггера, прямой и NHâåpcHûé выходы второго триггера соединены соответствечно с первыми J- и К-входами третьего триггера, инверсный выход которого соединен со вторыми J- и I(-входами второго триггера, прямой выход первого триггера соединен с вторым входом первого элемента И и с вторым К-входом третьего триггера, а его инверсный iblход — с управляющим выходом пересчетной схемы, прямой выход второго триггера соединен с третьим входом второго элем ..нта И, а прямой выход третьего триггера — с трстьим входом первого элемента И (2), Недостатком этого устройства является узкая область применения, обусловленная невозможностью пересчета с разрядностью, кратному пяти.

Цель изобретения — расширение области применения за счет обеспечения пересчета с разрядностью, кратному пяти.

Поставленная цель достигается тем, что пересчетная схема в коде Фибонач5

30 — о

Г0

Г5 чи, содер>кащая вход сброса, счетный вход, первый, второй и третий триггеры, входы сброса которых соединены с входом сброса пересчетной схемы, первый и второй элементы И, первые входы которых и синхровходы всех триггеров соединены со счетным входом пересчетной схемы, элемент ИЛ И, первый и второй входы которого соединены с выходами cooTBGTGTBBHHQ первого и второго элементов И, выход перенос", соединенí bié с выходом элeìe Hòà ИЛ И, упраВляющии ВхОд, управляющии ВыхОд, элемент НЕ, соединенный выходом c0 BTGрым входом второго элемента И, а входом— с управляющим входом пересчетной схемы, прямой и инверсный выходы первого триггера соединены соответственно с первыми

J-и К-входами вlopol триггера, инверсный выход которого соединен с J- и К-входами первого триггера, прямой и инверснь.й выходы второго триггера соединены соответственно с первыми J- и К-входами третьего триггера, инверсный выход которого соединен со вторыми J и К-входами второго триггера, прямой выход первого триггера соединен с вторым входом первого элемента И и с вторым К-входом третьего тр;rrepa, а его инверсный вь:ход — с управляющим выходом пересчетной схемы, прямой выход второго триггера соединен с третьим входом BTopol элемента И, а прямой вь;ход третьегс триггера — с третьим входом первого элемента И, дополнительно содержит четвертый и пятый JK-триггеры, причем перВые J- и К-входы четвертого триггера соединены соответственно с пряìûì инверсным выходами третьего триггера, а его прямой и инверсный выходы соответственно с первыми J и К-Входами пятого триггера, инверсный выход которого соединен со Вторыми J-и К-входами четвертоготриггера, прямой выход четвертого триггера соединен с четвертым входом второго элемента И, à его инверсный выход — с вторым J. и третьим К-входом третьего триггера, прямой выход пятого триггера соединен с четвертым входом первого элемента И, а его второй J-вход — с прямым выходом вторсго триггера и с третьим К-входом четвертого триггера, второй К-вход пятого триггера соединен с прямым выходом первого триггера и с третьим J-входом четвертого триггера, а его третий К-вход — с прямым выходом третьего триггера, третий

J- и К-входы пятого триггера соединены с управляющим входом пересчетной схемы, а входы сброса и синхровходы четвертого и пятого триггеров соединены соответственно с входом сброса и счетным входом пересчетной схемы, 1780188

50

На фиг,1 представлена функциональная схема пересчетный схемы; на фиг.2 — таблица кодов, описывающих работу устройства; на фиг,3 — схема подключения нескольких модулей длл наращивания разрядности пересчета.

Пересчетная схема в коде Фибоначчи содержит вход 1 сброса, счетный вход 2, первый 3, второй 4, и третий 5 триггеры, первый 6 и второй 7 элементы И, элемент ИЛИ 8, выход переноса

9, управляющий вход 10, управляющий выход 11, элемент НЕ 12, четвертый 13 и пятый 14 триггеры (фиг.1), Пересчетная схема в минимальных

Р=1 кодах Фибоначчи функционирует следующим образом.

Для наращивания разрядности общей схемы ряд модулей пересчетной схемы (фиг,1) объединяются следующим образом. Выход переноса 9 данного модуля подключается к счетному входу 2 последующего модуля, управллющий вход 10 данного модуля — к управляющему выходу 11 последу ащего модуля входы 1 сброса всех модулей

l обьединяются, а на управляющий вход

10 старшего модуля прикладывается единичйый логический потенциал.

В исходном состоянии триггеры модулей находятся в нулевых состояниях (фиг.1 и 2), Первый триггер 3 первого модуля находится в режиме переключения, так как на его J- и К-входах присутствует единичный логический потенциал с инверсного выхода второго триггера 4, который находится в режиме записи нуля, так как на его первом J-входе присутствует потенциап логического нуля, а на первом и втором К-входах — единичные логические потенциалы соответственно с инверсных выходов третьего 5 и первого 3 триггеров, Четвертый 13 и пятый 14 триггеры находятся в режиме хранения, так как на их первых J- и К-входах присутствуЮт нулевые логические потенциалы. По приходу первого тактового импульса на выходе пересчетной схемы, содер>кащей, например, два модуля, устанавливается код 10000 00000 (фиг,2), что соответствует десятичному числу 1.

Перед поступлением второго тактового импульса первый триггер 3 первого модуля находится в режиме переключения, второй триггер 4 — в режиме записи единицы, так как на его

J-входах присутствуют потенциалы логической единицы соответственно с

40 прямого выхода первого Т1>! г ера 3 и с инверсного выхода третьего триггера 5, à «а втором его К-входе — нулевой логический потенциал с инверсного выхода первого триггера 3. Третий триггер 5 находится в режиме записи нуля, а четвертый 13 и пятый

14 триггеры — в режиме хранения. Второй тактовый импульс устанавливает на выходе общей схемы код 0100000000(фиг.2), что соответствует десятичному числу 2.

Последующие тактовые импульсы приводят к формированию в первом модуле пересчетнай схемы определенных кодов, соответствующих десятичным числам ряда натуральных чисел (3,4,5...,). Однако каждому из этих деслтичных чисел соответствуют определенные кодовые комбинации, так как разряды пятиразрядного первого модуля имеют веса, соответствующие перBblM пяти числам минимальных Р=1 кодов Фибоначчи (1, 2, 3, 5, 8). По поступлении десятого тактового импульса на выходе общей схемы устанавливается код 10101 00000 (фиг,2), Разряды пятиразрядного второго модуля пересчетной схемы имеют веса, соответствующие следующим пяти числам Фибоначчи (13„21, 34, 55, 89), Перед поступлением одиннадцатого тактового импульса на втором, третьем и четвертом входах первого элемента И

6 присутствуют единичные логические потенциалы с прямых выходов соответственно первого 3, третьего 5 и пятого

14 триггеров, Первый триггер 3 первого модуля находится в режиме переключения, второй триггер 4 — в режиме хранения, третий триггер 5 — в режиме записи нуля, четвертый триггер 13 — в режиме хранения, а пятый триггер 14— в режиме записи нуля. Одиннадцатый тактовый импульс проходит через элементы И 6, ИЛИ 8 и выход 9 переноса первого модуля поступает на счетный вход 2 второго модуля (фиг.1). На выходе общей схемы устанавливается код

00000 10000 (фиг,2).

На управляющем выходе 11 второго модуля устанавливается нулевой логический потенциал, который поступает на управляющий вход 10 первого модуля.

В дальнейшем, до поступления девятнадцатого тактового импульса, первый модуль функционирует аналогично с первого по восьмому тактам, Перед поступлением девятнадцатого тактового импульса на третьем J-входе и на четвер — îì К-входе пятого .780188

20

45 триггера 14 первого модуля присутствует нулевой логический потенциал с выхода элемента НЕ 12, а на втором входе второго элемента И 7 — единичный логический потенциал с управляющего входа 10 первого модуля, На третьем и четвертом входах второго элемента И 7 также присутствует единичный логический потенциал с прямых выходов соответственно второго 4 и четвертого 13 триггеров, разрешая прохождение очередного тактового импульса (фиг.1). Девятнадцатый тактовый импульс устанавливает на выходе общей схемы код 00000

01000 (фиг,2), В дальнейшем функционирование модулей пересчетной схемы аналогично вышеописанному и периодически повторяется.

Режим работы данного модуля определяется состоянием триггера 3 первого разряда последующего модуля, Предлагаемая пересчетная схема позволяет обеспечить пересчет импульсов в минимальном Р=1 коде Фибоначчи с разрядностью, кратном пяти (5, 10, 15, 20,...).

Формула изобретения

Пересчетная схема в коде Фибоначчи, содержащая вход сброса, счетный вход, первый, второй и третий триггеры, входы сброса которых соединены с входом сброса пересчетной схемы, первый и второй элементы И, первые входы которых и синхровходы всех триггеров соединены со счетным входом пересчетной схемы, элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и второго элементов И, выход переноса, соединенный с выходом элемента ИЛИ, управляющий вход, управляющий выход, элемент НЕ, соединенный выходом с вторым входом второго элемента И, а входом — с управляющим входом пересчетной схемы, прямой и инверсный выходы первого тоиггера соединены соответственно с первыми J- К-входами второго триггера. инверсный выход которого соединен с J- u

К-входами первого триггера, прямой и инверсный выходы второго триггера соединенысоответственноспервыми J-К-входами третьего триггера, инверсный выход которого соединен с вторыми J и К-входами второго триггера, прямой выход первого триггера соединен с вторым входом первого элемента И и с вторым К-входом третьего триггера, а его инверсный выход — с управляющим выходом пересчетной схемы, прямой выход второго триггера соединен с третьим входом второго элемента И, а прямой выход третьего триггера — с третьим входом первого элемента И, о тл и ч а ю щ а я с я тем, что, с целью расширения области применения путем обеспечения пересчета импульсов с числом разрядов, кратным пяти, дополнительно содержит четвертый и пятый триггеры, причем первь«е J- и К-входы четвертого триггера соединены соответственно с прямым и инверсным выходами третьего триггера, а его прямой и инверсный выходы— соответственно с первыми J- и К-входами пятого триггера, инверсный выход которого соединен с вторыми J- и К-входами четвертого триггера, прямой выход четвертого триггера соединен с четвертым входом второго элемента И, а его инверсный выход — с вторым J- и третьим K-входом третьего триггера, прямой выход пятого триггера соединен с четвертым входом первого элемента

И, а его второй J-вход — с прямым выходом второго триггера и третьим К-входом четвертого триггера, второй К-вход пятого триггера соединен с прямым выходом первого триггера и третьим J-входом четвертого триггера, а его третий К-вход — с прямым выходом третьего триггера, третий J- и четвертый К-входы пятого триггера соединены с управля«ощим входом перес «етной схемы, а входы сброса и синхровходы четвертого и пятого триггеров соединены соответственно с входом сброса и счетным входом пересчетной схемы, 1780188

hfor3 ль 7 Мод<;льГ f

) ло1...„- : / " - /, у

Яа для f Afar ль2 уа

PA /77 7

Ю

Л7Х.

//УП

Been раз ж7ад

У 2,У 5 Р /У2/Л5589

3 5 8

Г 7 2/ 3/, 55Я

0/(7 7 O

000, f00: /

0/ 7u/

00 10/

/0 01

fli 000

/7(20 uf

0 /./ /7 // 1

/7 fT / /p

/с/ (0000"

00001

70 00/

/ /7 00/

/0001

/010O

/,71 и

/Ю 010

01 0/ 0

100u0

01 000

10/00

000/0

10li f 0

0 "0 0

0000/

f0001

0 1001

0010f

1 01l71

10 0 0li

0 0f 00

f0100

000 1O

1001 0

0f 010

00 00 I2

f 0000

" 007

0li 100

101 00

Уf 0

00 l7

10 0

0f0

001

101

1 00

D01 0

1 010

0DD

100

10/

/7

i O

0.7 0

7 0

0" /7

001

1 i/ /

z

3 ф

6

8

11

1Г

1Ô

В

fb

17

18

Ю

Н

zz

Я

Ю

27

28

Г,д

Ю

Л

Х

Л.

Л

2j .77

Ë9

gg

4 f

4Г

43 4

И

4Е

4 7

01 000

00/00

f 0/00

000/ 0

1 00/О

01 О/0

00001

10001

Of 0 01

00101

10 101

О 0000

T 0 li 00

0f 000

00f 0О

f 0100

0001 O

f0010

000 0 0

f 0000

0f 00О

OO 100

1 0 1 li 0

ОО0 f0

100f0

Of 010

00 001

10001

01 001

0010 f

10101

00 000

1 0 00 0

li f 000

001 00

0 0010

f0010

О/010

000 0f

1 li 005

l7 f Ci 01

00 10f

1li 1 01

D0 D D0

48

4 7

50 .Г

5Z

ЯХ .Я

5Ю

57

58

5У б0

Ю1

Г б3

Е4

Р5 бб б7

ЕЯ

Ы

7f

7Г

73

74

77

78

7g

8f

Ж

КХ

В4

Ы

Р7

Ы

ЮУ .Ю

У1

Я

У3

У4

«Gg

0ОО 00

00 00 fJ

00 000

070 0 00

00 000

li li 0 00

/0000

/0000

100 00

1000 0

1 li O 0 0

01 000

0f 000 и 1 0 li 0

010 00

li 10 00

0f 000

010 00

0/000

001 0 0

0 li 1 0 Р

li 0f 00

00 100

00f 00

0 li 100

0 0 1 li 0

0 0 14 0

0010 0

001 00

00f 00

f 01l70

7 /7

10 OL7

/0 100

/0 100

10f 00

li O0f 7

uD0f 0

000/ 0

000/0

000 f li

P6 0 /7

000 «Р

000/ 0

/700f 0

00 0" 0

00 0 f0

f 0010

f0 7/0

100 0

10 0/0

10 010

10 0, 0

"0Р 0

010 0

0/0/ Ю

0; 010

7 "D

Ы

УГ

УХ

5V

/00

D7

/0

Г//3

/04

Л75 йБ

/O7

/08

/07

УГЮ

///

//Г

1/Л

УЯ

//5

1/б

У/7

1//Г

1/Р

Г. Ю

Г=. Г ,/ у

/33

/Е

ГЮ

УУ7, !.

ЬЯ Д 7Д Я////

П/; 00lfl70l7/

00," 00 /D 001

1 0 1 0 0 1 l7 l7 0f

00 Б 10,,/00 0/

У 0 0 / 0 1000/

0 010 /Р 0 01

00,ä /70 01 0 71

//,л ry0 0./ 0 7/

7f 000 010 Of

00 f 00 Ю/0 Of

101 00 0 00/

0C 0f 0 7100f

1 0 li f G 0 1 0 0 f

01 01 O 01 00/, Ю а Г;7 f 01 0 01

-// 0 ." 0,, 07 (/.// 00/

0/, 100

7 -/ У 0 Г и У-/,00 / 0/

7,! 00 /7/

O.0 u l? У 01

00 00101

00I0 lJ./ 6 /

17801 BB

Составитель В.Арутюнян

Техред M,Moðãåíòàë Корректор Н,Гунько

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 4442 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб„4/5