Резервированный делитель частоты

 

Изобретение относится к импульсной технике, а именно к делителям частоты с параллельной выдачей информации, и может быть применено в резервированных устройствах деления частоты. Устройство содержит резервные каналы, каждый из которых содержит два счетчика 2, 6 импульсов ».' регистр 5 сдвига, мажоритарный элемент 8, элемент 9 эквивалентности, два D-триггера 3, 10, два элемента И 4, 14, шину 12 синхронизации, входную шину 1, RS-триггер 11. инвертор 13. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5t)5 Н 03 К 23/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4876699/21 (22) 22.10.90 (46) 07.12.92. Бюл. М 45 (71) Научно-исследовательский институт автоматики и приборостроения (72) М.И.Пархоменко (56) 1. Авторское свидетельство СССР

М 645282, кл. Н 03 К 23/00, 1977.

2. Авторское свидетельство СССР

N 1109910, кл. Н 03 К 23/00, 1984. (54) РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ. Й2«1780187 А1 (57) Изобретение относится к импульсной технике, а именно к делителям частоты с параллельной выдачей информации, и может быть применено в резервированных устройствах деления частоты. Устройство содержит резервные каналы, каждый из которых содержит два счетчика 2, 6 импульсов„регистр 5 сдвига, мажоритарный элемент 8, элемент 9 эквивалентности, два 0-триггера

3, 10, два элемента И 4, 14, шину 12 синхронизации, входную шину 1, RS-триггер 11, инвертор 13. 1 ил.

1700187

Тфаз=(2 1) Твх, Изобретение относится к области импульсной техники, а именно; к делителям частоты с параллельной выдачей информации и может быть применено в резервированных устройствах деления частоты и счета времени.

Известен резервированный делитель частоты (1), содержащий резервные каналы, ка>кдый из которых состоит из счетчика импульсов на JK-триггерах, счетный вход первого из которых соединен с входной шиной, и мажоритарного элемента, входы которого соединены с выходами счетчика импульсов каждого канала и мажоритарного элемента данного канала, а выход подключен к 3- и

К-входам пер:.::, о Jt:-триггера счетчика импульсов данного канала, Недостатком данного устройства является большое время фазирования сбившегося канала: где Т аз — время фазирования;

҄— период входной частоты;

N — число разрядов делителя.

В современных вычислительных системах число разрядов счетчика может быть сколь угодно большим. Поэтому, время фазирования сбившегося канала резко увеличивается с числом разрядов, что приводит к понижению надежности, Из известных, наиболее близким к предлагаемому устройству является резервированный делитель частоты (2), содержащий резервные каналы, каждый из которых содержит счетчик, счетный вход которого соединен с входной шиной, мажоритарный элемент, выход которого соединен с первым входом элемента эквивалентности, регистр, первый и второй D-триггеры, элемент И и шину высокой частоты, причем выходы регистра соединены с соответствующими входами счетчика, а старший разряд регистра соединен также со входами мажоритарных элементов всех каналов и со вторым входом элемента эквивалентности, выход которого соединен с D-входом первого D-триггера, а первый вход с последовательным входом регистра, выход первого D-триггера соединен с входом управления счетчика, а синхрониэирующий вход — с синхронизирующими входами регистра, второго D-триггера и с шиной высокой частоты, входная шина соединена с D-входом второго D-триггера, а выход — с входом управления регистра, выходы счетчика соединены с соответствующими параллельными входами регистра и выходными шинами.

30 э 5

Время фазирования сбившегося канала дол>кно быть N Т х, где N — число разрядов счетчика и регистра, T» — период входной частоты. Бремя фазирования существенно меньше, чем в предыдущем устройстве. Б случае расфазировки всех трех каналов происходит фаэирование всех регистров, а затем и двух счетчиков, Однако, фазирования всех счетчиков не происходит, что приводит к уменьшению надежности.

Таким образом, целью изобретения является повышение наде>кности функцион,;рования.

Укаэанная цель достигается тем. что в резервированный делитель частоты, содержащий резервные каналы, каждый из которых содержит первый счетчик импульсов. регистр сдвига, ма>коритарный элемент, элемент эквивалентности, первый и второй

D-триггеры, первый элемент И, шину синхронизации и входную шину, причем входная шина соединена со счетным входом счетчика импульсов, информационным входом первого D-триггера и первым входом первого элемента И, второй вход которого соединен с инверсным выходом первого

D-триггера, а выход — с входом управления регистра, выходы которого соединены с соответствующими информационными входами первого счетчика импульсов, а старший разряд регистра сдвига соединен также со входами мажоритарных элементов всех каíà loB Li с первым входом элемента эквивалентности, второй вход которого соединен с выходом мажоритарного элемента и входом последовательной записи регистра сдвига, а выход с информационным входом второго

D-триггера, шина синхронизации соединена с синхронизирующими входами первого и второго D-триггеров и регистра сдвига, информационные выходы первого счетчика импульсов соединены с соответствующими информационными входами регистра сдвига и выходными шинами, введены второй счетчик импульсов, второй элемент И, инвертор, RS-триггер и новые связи.

Введение элементов и новых связей позволило в случае расфазировки регистров и счетчиков производить их коррекцию. В этом случае, длительность сигнала, по которому первый счетчик переходит в параллельный режим работы, т.е, B режим коррекции, должна быть больше, «ем время фазирования регистра.

Формирование импульса коррекции происходит на RS-триггере после начала расфазировки и заканчивается через время, определяемое вторым счетчиком импульсов, вторым элементом И и инвертором.

1780187

Составитель С.Кулакова

Техред M.Ìîðãåíòàë Корректор Э.Лончакова

Редактор

Заказ 4442 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 торых содержит первый счетчик импульсов, регистр сдвига, мажоритарный элемент, элемент эквивалентности, первый и второй

D-триггеры, первый элемент И, шину синхронизации и входную шину, соединенную 5 со счетным входом первого счетчика импульсов, информационнь|м входом первого

D-триггера и первым входом первого элемента И, второй вход которого соединен с инверсным выходом первого О-триггера, а. 10 выход-с входом управления регистра сдвига, информационные выходы которого соединены с соответствующими информационными входами первого счетчика импульсов, а старший разряд регистра 15 сдвига соед. нен также с входами мажоритарных элементов всех каналов и с первым входом элемента эквивалентности, второй вход которого соединен с выходом мажоритарного элемента и входом последователь- 20 ной записи регистра сдвига, а выход — с информационным входом второго О-триггера, вход синхронизации которого соединен с входами синхронизации соответственно первого О-триггера, регистра сдвига и шиной синхронизации, информационные выходы первого счетчика импульсов соединены с соответствующими информационными входами регистра сдвига и выходными шинами, отличающийся тем, что, с целью повышения надежности функционирования, в нега введены второй счетчик импульсов, RS-триггер, инвертор, второй элемент И, причем шина синхронизации соединена со счетным входом второго счетчика импульсов и через инвертор — с первым входом второго элемента И, остальные входы которого соединены с соответствующими информационными выходами второго счетчика импульсов, а выход — с

R-входом RS-триггера, S-вход которого соединен с выходом второго О-триггера, а выход — с входом управления первого счетчика импульсов, выход первого элемента И соединен с входом сброса второго счетчика импульсов,