Счетчик импульсов в кодах фибоначчи

 

Изобретение относится к импульсной технике и может быть использовано для пересчета импульсов в минимальном и максимальном кодах Фибоначчи при Р 1. Счетчик импульсов содержит 3 элемента памяти на D-триггерах, вход сброса (4), тактовый вход (15), 2 управляющих входа (6, 7). 2 управляющих выхода (8, 9), 2 элемента И (10, 11), выход переноса (12), каждый элемент памяти дополнительно содержит 2 элемента 4И-ИЛИ (13, 14). 3 элемента И (16, 17, 18), элемент ИЛИ (19), 4 элемента НЕ (20-23), шину выбора режима (24), элемент 5И-ИЛИ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИ 4ЕСКИХ

РЕСПУБЛИК (51)5 Н03 К 23/40

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4892226/21 (22) 17.12.90 (46) 15.09.92, Бюл, М 34 (71) Научно-производственное объединение

"Астро" (72) В,Ш,Арутюнян и С.Г.Арутюнян (56) Авторское свидетельство СССР (Ф 1322467, кл, Н 03 К 23/00, 1987.

Авторское свидетельство СССР

РВ 1531215, кл, Н 03 К 23/00, 1989.. Ж 1 762408 А 1 (54) СЧЕТЧИК ИМПУЛЬСОВ В КОДАХ ФИБОНАЧЧИ (57) Изобретение относится к импульсной технике и может быть использовано для пересчета импульсов в минимальном и максимальном кодах Фибоначчи при P = 1.

Счетчик импульсов содержит 3 элемента памяти на О-триггерах, вход сброса (4), тактовый вход (15), 2 управляющих входа (6, 7). 2 управляющих выхода (8, 9), 2 элемента И (10, 11), выход переноса (12), каждый элемент памяти дополнительно содержит 2 элемента 4И-ИЛИ (13, 14). 3 элемента И (16, 17, 18), элемент ИЛИ (19), 4 элемента НЕ (20-23), шину выбора режима (24), элемент 5И-ИЛИ (15). 2 ил.

1762408

36

45 0

Изобретение относится к импульсной технике и может быть использовано для пересчета импульсов в минимальном и максимальном кодах Фибонэччи при P = 1, Известна пересчетнэя схема в коде Фи- 5 боначчи, содержащая первый, второй и третий элементы памяти, вход сброса, тактовый вход, первый и второй элементы

И, элементы ИЛИ, элемент НЕ, управляющий вход, управляющий выход и выход переноса.

Недостатком этого устройства являются узкие функциональные возможности, обусловленные возможностью пересчета импульсов только в млнимэльных Р = 1 ко- 1 дах Фибоначчи.

Наиболее близким по технической сущности к предлагаемому является счетчик импульсов в максимальных кодах Фибоначчи, содержащий первый, второй и третий элементы памяти, вход сброса, тактовый вход, первый и второй управляющие входы, первый и второй управляющие выходы, первый и второй элементы И, выход переноса, причем вход сброса счетчика соединен с входами сброса всех элементов памяти, тактовые входы которых и первый вход первого элемента И соединены с тактовол шиной счетчика, прямые выходы первого, второго л третьего элементов памяти соединены соответственно с первым, вторым и третьим входами второго элемента И, выход которого соединен со вторым входом первого элемента И, первый управля ощий выход соединен с прямым выходом первого элемента памяти, а второй — с инверсным выходом второго элемента памяти. Счетчик содержит также первь.й, второй, третий, четвертый и пятый элементы И-НЕ.

Недостатка чи этого устройства так>хе являются узкие функциональные возможности, обусловленные возмо>кностью пересчета импульсов только в максимальных Р— — 1 кодах Фибоначчи, Цель изобретения — расширение функциональных возможностей и области применения путем обеспечения пересчета в минимальных v максимальных Р =- 1 кодах

Фибоначчи.

Поставленная цель достигаетсг тем, что счетчик импульсов в кодах Фибснэччи, содержащий первый. второи и третий элементы памяти, вход сброса, тактовый вход, первый и второй управляющие входы, первый и второй управляющие выходы, первый и второй элементы И, выход переноса, причем, вход сброса счетчика соединен с входами сброса всех элементов памяти, тактовые входы которых и первый вход первого элемента И соединены с тактовой шиной гчетчика, прямые выходы первого, второго и третьего элементов памяти соединены соответственно с первым. вторым и третьим входами второго элемента И, выход которого соединен со вторым входом первого элемента И, первый управляющий выходсоединен с прямым выходом первого элемента памяти, а второй — с инверсным выходом второго элемента памяти, каждый элемент памяти выполнен в виде D-триггера и дополнительно содержит первый и второй элементы 4И-ИЛИ, соединенные выходами с

D-входами соответственно первого и второго триггеров, элемент 5И-ИЛИ, соединенного выходом с 0-входов третьего триггера, третий, четвертый и пятый элементы И, элемент ИЛИ, соединенный выходом с выходом переноса счетчика, первый, второй, третий и четвертый элементы НЕ, шину выбора режима, причем прямой выход nepsoro триггера соединен с первыми входами первой и втс рой структуры И второго элемента

4И-ИЛИ, с первыми входами третьей и пятой сгруктуры И элемента 5И-ИЛИ и со вторым входом третьего элемента И, соединенного выходом с первым входом элемента ИЛИ, а его инверсный выход — с первыми входами первой и второй структуры И первого элемента 4И-ИЛИ, го вторыми входами третьей структуры И второго элемента 4К-ИЛИ и вгорой структуры И элемента 5К-ИЛИ. прямой выход второго триггера соединен с первыми входами третьей структуDbf И первого элемента 4ИИЛИ, третьей и четвертой структуры И вторсго элемента 4И-ИЛM первой структуры И элемента 5К-ИЛИ и со вторыми входами третьей структуры И элемента 5И-ИЛИ и четвертого элемента И, à его инверсный выход — со вторыми входами первой структуры

И перво-о элемента 4И-ИЛИ и второй структуры И второго элемента 4И-КЛИ, прямой выход третьего триггера соединен со вторыми входами четвертой структуры И второго элемента 4И-ИЛК и пятой структуры И элемента 5И-ИЛИ, с первыми входами второй и четвертой структуры И элемента 5И-ИЛИ и с третьим входом третьего элемента И, а его инверсный выход — со вторыми входами третьей структуры И первого элемента 4И(.ЛК и первой структуры И второго элемента 4И-ИЛИ. второй и третий входы элемента

ИЛИ соединены с выходами соответственно четвертого и первого элементов И, а выход второго элемента И вЂ” с третьим входом пятого элемента И, первый и второй входы которого соединены соответственно с первым и вторым управляющими входами счетчика, вход первого элемента НЕ соединен с выходом пятого элемента И, с первым вхо1762408

55 дом четвертой структуры И первого элемента 4И-ИЛИ и с третьим входом четвертой структуры И элемента 5И-ИЛИ, а его выход — с третьим входом четвертой структуры И второго элемента 4И-ИЛИ, вход второго элемента НЕ соединен с выходом второго элемента И, а его выход — со вторым входом четвертой структуры И элемента 5И-ИЛИ, вход третьего элемента НЕ соединен с третьим входом четвертого элемента И и с первым управляющим входом счетчика, а его выход — со вторым входом первой структуры И элемента 5И-ИЛИ и с четвертым входом третьего элемента И, третьи входы первых структур И первого и второго элементов 4И-ИЛИ, первой и второй структуры

И элемента 5И-ИЛИ, пятый вход третьего элемента И, и четвертый вход четвертого элементов И, вход четвертого элемента НЕ соединены с шиной выбора режима, а вторые входы второй и четвертой структур К первого элемента 4И-ИЛИ, третьи входы третьей структуры И первого элемента 4ИИЛИ, второй и третьей структуры И второго элемента 4И-ИЛИ, третьей и четвертой структуры И элемента 5И-ИЛИ, четвертые входы четвертой структуры И второго элемента 4И-ИЛИ и пятой структуры И элемента 5И-ИЛИ и второго элемента И соединены с выходом четвертого элемента НЕ, а первые входы третьего и четвертого элементов

И вЂ” с тактовой шиной счетчика.

На фиг. 1 представлена функциональная схема предлагаемого счетчика импульсов; на фиг, 2 — схема подключения ряда модулей счетчика импульсов для увеличения разрядности пересчета.

Счетчик импульсов в кодах Фибоначчи содержит первый 1, второй 2 и третий 3

О-триггера, вход 4 сброса, тактовую шину 5, первый 6 и второй 7 управляющие входы, первый 8 и второй 9 управляющие выходы, первый 10 и второй 11 элементы И, выход 12 переноса, первый 13 и второй 14 элементы

4И-ИЛИ, элемент 5И-ИЛИ 15, третий 16, четвертый 17, пятый 18 элементы И, элемент

ИЛИ 19, первый 20, второй 21, третий 22 и четвертый 23 элементы НЕ, шина 24 выбора режима.

Счетчик импульсов функционирует следующим образом.

Для увеличения разрядности общей схемы пересчета ряд модулей счетчика объединяется следующим образом. Первый 6 и второй 7 управляющие входы данного модуля соединяются соответственно с первым 8 и вторим 9 управляющими выходами последующего модуля, а выход 12 переноса — с тактовым входом 5 последующего модуля, входы 4 сброса объединяются (фиг. 2). На первый управляющий вход 6 старшего модуля прикладывается нулевой логический потенциал, а на второй управляющий вход 7— единичный логический потенциал, В исходном состоянии триггеры 1, 2 и 3 модулей счетчиков, объединенных для увеличения разрядности пересчета, находятся в нулевых состояниях, Для работы устройства в режиме пересчета импульсов в минимальном P = 1 коде

Фибоначчи на шину 24 выбора режима прикладывается единичный логический потенциал, На выходе первого элемента 4И-ИЛИ

13 присутствует единичный логический потенциал, так как на первом и втором входах

его первой структуры И присутствуют единичныее логические потенциалы с инверсных выходов первого 1 и второго 2 триггеров. На выходах элементов 4И-ИЛИ 14 и 5И-ИЛИ 15 присутствуют нулевые логические потенциалы (фиг. 1). По поступлении первого тактового импульса на выходе общей, содержащей два модуля, устанавливается код t00000 (см. таблицу кодов, описывающих работу устройства в минимальных и максимальных P = 1 кодах Фибоначчи.

Перед поступлением второго тактового импульса на выходе элемента 4И-ИЛИ 14 присутствует единичный логический потенциал, так как на первом и втором входах его первой структуры И присутствуют единичные логические потенциалы с прямого выхода первого триггера 1 и с инверсного выхода третьего триггера 3 (фиг. 1). На выходах элементов 4И-ИЛИ 13 и 5И-ИЛИ 15 присутствуют нулевые логические потенциалы, Второй тактовый импульс устанавливает на выходе общей схемы код 010000 (см. таблицу).

Перед поступлением третьего тактового импульса на выходе элемента 5И-ИЛИ 15 присутствует единичный логический потенциал, так как на его первом и втором-входах его первой структуры присутствует единичные логические потенциалы с прямого выхода второго триггера 2 и с выхода элемента

НЕ 22, На выходах элементов 4И-ИЛИ 13 и

14 присутствуют нулевые логические потенциалы. Третий тактовый импульс устанавливает на выходе общей схемы код 001000 {см. таблицу).

Перед поступлением четвертого тактового импульса на выходах элементов 4ИИЛИ 13 и 5И-ИЛИ 15 присутствуют единичные логические потенциалы, так как на первом и втором входах первой структуры И элемента 4И-ИЛИ 13 и второй структуры И элемента 5И-ИЛИ 15 присутствуют единичные логические потенциалы (фиг. 1).

1762408

По поступлении четвертого тактового импульса на выходе общей схемы устанавливается код 101000 (см, таблицу), На втором, третьем, четвертом и пятом входах третьего элемента И 16 присутствуют единичные логические потенциалы соответственно с прямого выхода первого триггера 1, с прямого выхода третьего триггера 3, с выхода элемента НЕ 22 и с шины

24 выбора режима. На выходах элементов

4И-ИЛИ 13 и 14 и элемента 5И-ИЛИ 15 первого модуля и на выходах элементов 4ИИЛИ 14 и 5И-ИЛИ 15 второго модуля присутствуют нулевые логические потенциалы, а на выходе элемента 4И-ИЛИ 13 второго модуля — единичный логический потенциал (фиг. ii, Таким образом, пятый тактовый импульс поступает на первый вход элемента И 16 первого модуля и проходит через элемент ИЛИ 19 и выход 12 переноса первого модуля поступает на тактовый вход

5 второго модуля. На выходе общей схемы устанавливается код 000100, В этом случае происходит изменение режима работы первого модуля, так как на первом управляющем выходе 8 второго модуля, на первом управляющем входе 6, и на втором входе элемента И 17 первого модуля устанавливается единичный логический потенциал, а на втором входе первой структуры И элемента 5И-ИЛИ 15 — нулевой логический потенциал. Первое пересчетное устройство в шестом v седьмом такта, функционирует аналогично первому и второму тактах.

Перед поступлением:-:.осьмого тактового импульса на втором и третьем входах элемента И 17 первого модуля присутствуют единичные логические потенциалы с выхода второго триггера 2 и с шины 24 Bbl6opG режима работы. На выходах элементов 4ИИЛИ 13 и 14 и 5И-ИЛИ 15 первого модуля и на выходах элементов 4И-ИЛИ 13 и 5И-ИЛИ

15 второго модуля присутствуют нулевые . логические потенциалы, а на выходе элемента 4И-ИЛИ 14 — единичный логический потенциал. Восьмой тактовый импульс проходит через элементы M 17, ИЛИ 19 и выход

12 переноса первого модуля поступает на тактовый вход 5 второго модуля, На выходе общей схемы устанавливается код 000010 (см, таблицу).

В дальнейшем функционирование счетчика в режиме пересчета в минимальном Р

1 коде Фибоначчи аналогично вышеописанному и периодически повторяется. Изменение режима работы данного модуля при пересчете в минимальных Р = 1 кодах

Фибоначчи обусловлено состоянием первого 1 триггера последующего модуля.

34

5G

Для работы устройства в режиме пересчета импульсов в максимальных P = 1 кодах

Фибоначчи на шину 24 выбора режима прикладывается нулевой логический потенциал.

В исходном состоянии триггеры 1, 2 и 3 модулей счетчиков находятся в нулевых состояниях, На выходе элемента 4И-ИЛИ 13 первого модуля присутствует единичный логический потенциал, так как на первом и втором входах его второй структуры присутствуют единичные логические потенциалы соответственно с инверсного выхода первоro триггера 1 и с выхода элемента НЕ 23 первого модуля. На выходах элементов 4ИИЛИ 14 и 5И-ИЛИ 15 первого модуля присутствуют нулевые логические потенциалы, По приходу первого тактового импульса счетчик, содержащий два модуля, устанавливается в состояние 100000, При поступлении второго тактового импульса на выходе элемента 4И-ИЛИ 14 присутствуе единичный логический потенциал, так как на первом, втором и третьем входах его второй структуры И присутствуют единичные логические потенциалы соответственно с прямого выхода первого триггера 1, с инверсного выхода второго триггера 2 и с выхода элемента НЕ 23, На выходах элементов 4И-ИЛИ 13 и 5И-ИЛИ 15 присутствуют нулевые логические потенциалы. Второй так овый импульс устанавливает на выходе устройства код 010000, Перед поступлением третьего тактового импульса на выходах элементов 4И-ИЛИ 13 и 4И-ИЛИ 14 присутствуют единичные логические потенциалы, так как на первом и втором входах структуры И элемента 4И-ИЛИ

13 присутствуют единичные логические потенциалы с инверсного выхода первого триггера 1 и с выхода злеменга НЕ 23, а на первом, втором и третьем входах третьей структуры И элемента 4И-ИЛИ 14 — соответственно с прямого выхода второго триггера

2, с инверсного выхода первого триггера 1 и свыхода элемен,та НЕ 23. На выходе элемента 5И-ИЛИ 15 присутствует нулевой логический потенциал. Третий тактовый импульс устанавливает на выходе общей схемы код 110000.

Перед поступлением четвертого тактог»,o!o импульса на выходах элементов 4ИИЛИ 13 и 5И-ИЛИ 15 присутствуют единичные логические потенциалы, так как на первом, втором и третьем входах третьей структуры И элемента 4И-ИЛИ 13 присутствуют единичные логические потенциалы соответственно с прямого выхода второго триггера 2, с инверсного выхода третьего триггера 3 и с выхода элемента НЕ 23, а на

1762408 первом, втором и третьем входах третьей структуры И элемента 5И-ИЛИ первого модуля — соответственно с прямых выходов первого 1 и второго 2 триггеров и с выхода элемента НЕ 23. Четвертый тактовый импульс устанавливает на выходе общей схемы код 101000.

Перед поступлением пятого тактового импульса на выходах элементов 4И-ИЛИ 14 и 5И-ИЛИ 15 присутствуют единичные логические потенциалы, так как на первом, втором, третьем и четвертом входах четвертой структуры И элемента 4И-ИЛИ 14 присутствуют единичные логические потенциалы соответственно с прямых выходов второго 2 и третьего 3 триггеров, с выходов элементов

НЕ 20 и 23, а на первом, второй и третьем входах четвертой структуры И элемента 5ИИЛИ вЂ” c прямого выхода третьего триггера и с выходов элементов НЕ 21 и 23. Пятый тактовый импульс устанавливает на выходе общей схемы код 011000.

Перед поступлением шестого тактового импульса на выходах элементов 4И-ИЛИ 13 и 14, элемента 5И-ИЛИ 15 первого модуля присутствуют потенциалы логической единицы, так как на первом и втором входах второй структуры И элемента 4И-ИЛИ 13 присутствуют единичные логические потенциалы с прямого выхода второго триггера 2 и с инверсного выхода третьего триггера 3, на первом, втором и третьем входах — cooTветственно с прямого выхода второго триггера 2, с инверсного выхода первого триггера 1 и с выхода элемента НЕ 23, а на первом, втором и третьем входах четвертой структуры И элемента 5И-ИЛИ вЂ” соответственно с прямого выхода третьего триггера 3 и с выходом элементов HF 21 и 23. Шестой тактовый импульс устанавливает на выходе общей схемы код 111000.

На первом, второй, третьем и четвертом входах элемента И 11 присутствуют единичные логические потенциалы соответственна с прямых выходов первого 1, второго 2 и третьего 3 триггеров и с выхода элемента

НЕ 23. Единичный логический потенциал с выхода элемента И 11 поступает на второй вход элемента И 10, разрешая прохождение седьмого тактового импульса через элемент

ИЛИ 19 на выход переноса 12 первого модуля и на тактовый вход 5 второго модуля и на третий вход элемента И 17 и иа вход элемента НЕ 21 первого модуля. На выходе элемента 4И-ИЛИ 14 первого модуля присутствует единичный логический потенциал, так как на первом, втором третьем и четвертом входах его четвертой структуры И присутствуют единичные логические потенциалы соответственно с прямых выходов

10

55 второго 2 и третьего 3 триггеров и с выходов элементов НЕ 20 и 23. На выходе элемента

4И-ИЛИ 13 второго модуля присутствует единичный логический импульс. так как на первом и втором входах его второй структуры присутствуют единичные логические потенциалы с инверсного выхода первого триггера 1 и с выхода элемента НЕ 23. На выходах элементов 4И-ИЛИ 13 и 5И-ИЛИ 15 первого модуля и элементов 4И-ИЛИ 14 и

5И-ИЛИ 15 второго модуля присутствуют нулевые логические потенциалы. По приходу седьмого тактового импульса на выходе общей схемы устанавливается код 010100, В этом случае происходит изменение режима работы первого модуля, так как на первом управляющем выходе 8 второго модуля устанавливается единичный логический потенциал, который поступает на второй управляющий вход б первого модуля.

Первый модуль счетчика с восьмого по одиннадцатый такт функционирует аналогично его работе в тактах с третьего па шестой.

Перед поступлением двенадцатого тактового импульса на выходах элементов 4ИИЛИ 13 и 5li1-ÈËl4 15 первого модуля присутствуют потенциалы логической единицы, так как на первом и втором входах четвертой структуры И элемента 4И-ИЛИ 13 присутствуют единичные логические потенциалы соответственно с выходов эпеMентов

И 17 и НЕ 23, а на первом, второй и третьем входах пятой структуры И элемента 5И-ИЛИ

15 — с прямых выходов первого 1 и третьего

3 триггеров и с вь хода элемента И 17. На выходе элемента 4И-ИЛИ 14 второго модуля присутствует единичный логический потенциал, так как на первом, втором и третьем входах его второй структуры И присутствуют единичные логические потенциалы соответственно с прямого выхода первого триггера 1, с инверсного выхода второго триггера 2 и с выхода элемента НЕ 23. На выходах элементов 4И-ИЛИ 14 первого мадупя, 4И-ИЛИ 13 и 5И-ИЛИ 15 второго модуля присутствуют нулевые логические потенциалы. Двенадцатый тактовый импульс устанавливает на выходе общей схемы код 101010, В тринадцатом и четырнадцатом тактах работы первого модуля аналогична его функционированию в пягам и шестом тактах.

По приходу пятнадцато а так гового импульса на выходе общей схемы усгпнавпивается код 010110. так как на выходах элементов 4И-ИЛИ 14 первого I .npynn, элементов 4И-ИЛИ 13 и 14 второго модуля присутству>ат единичные потенциапы.

1762408

20

Таким образом, режим функционирования модуля счетчика в максимальных P - 1 кодах Фибоначчи определяется состоянием разрядных триггеров последующего модуля.

Формула изобретения

Счетчик импульсов в кодах Фибоначчи, содержащий первый, второй и третий элементы памяти, вход сброса, тактовый вход, первый и второй управляющие входы. первый и второй управляющие выходы, первый и второй элементы И, выход переноса, причем вход сброса счетчика соединен с входами сброса всех элементов памяти, тактовые входы которых и первый вход первого элемента И соединены с тактовой шиной счетчика, прямые выходы первого, второго и третьего элементов памяти соединены соответственно с первым, вторым и третьим входами второго элемента И, выход которого соединен с вторым входом первого элемента И, первый управляющий выход соединен с прямым выходом первого элемента памяти, а второй — с инверсным выходом второго элемента памяти, а второй — с инверсным выходом второго элемента памяти, о т л и ч аю шийся тем, что, с целью расширения функциональных воэможностей в области применения путем дополнительного обеспечения пересчета в минимальных P = 1 кодах

Фибоначчи, каждый элемент памяти выполнен в виде 0-триггера и дополнительно "одержит первый и второй элементы 4И-ИЛИ, соединенные выходами с 0-входами соответственно первого и второго триггеров, элемент 5И-ИЛИ. соединенного выходом с

0-входом третьего триггера, третий, четвертый и пятый элементы И, элемент ИЛИ, соединенный выходом с выходом переноса счетчика. первый, второй, третий и четвертый элементы НЕ, шину выбора режима, причем прямой выход первого триггера соединен с первыми входами первой и второй структуры И второго элемента 4И-ИЛИ с первыми входами третьей и пятой структуры И элемента 5И-ИЛИ и со вторым входом третьего элемента И, соединенного выходом с первым входом элемента ИЛИ, а его инверсный выход — c первыми входами первой и второй структуры И первого элемента

4И-ИЛИ, со вторыми входами третьей структуры И второго элемента 4И-ИЛИ и второй структуры И элемента 5И-ИЛИ, прямой выход второго триггера соединен с первыми входами третьей структуры И первого элемента 4И-ИЛИ, третьей и четвертой структуры И второго элемента 4И-ИЛИ, первой

55 структуры И элемента 5И-ИЛИ и со вторыми входами третьей структуры И элемента 5ИИЛИ и четвертого элемента И, а его инверсный выход — со вторыми входами первой структуры И первого элемента 4И-ИЛИ и второй структуры И второго элемента 4ИИЛИ, прямой выход третьего триггера соединен со вторыми входами четвертой структуры И второго элемента 4И-ИЛИ и пятой структуры И элемента 5И-ИЛИ, с первыми входами второй и четвертой структуры

И элемента 5И-ИЛИ, и с третьим входом третьего элемента И, а его инверсный выход — co вторыми входами третьей структуры И первого элемента 4И-ИЛИ и первой структуры И второго элемента 4И-ИЛИ, второй и третий входы элемента ИЛИ соединены с выходами соответственно четвертого и первого элементов И, а выход второго элемента

И вЂ” с третьим входам пятого элемента И, первый и второй входы которого соединены соответс. венно с первым и вторым управляющими входами счетчика, вход первого элемента НЕ соединен с выходом пятого элемента И, с первым входом четвертой структуры И первого элемента 4И-ИЛИ и с третьим входом четвертой структуры И элемента 5И-ИЛИ, а его выход — с третьим входом четвертой структуры И второго элемента 4И-ИЛИ, вход второго элемента

НЕ соединен с выходом второго элемента И, а его выход — с вторым входом четвертой структуры И элемента 5И-ИЛИ. вход третьего элемента H E соединен с третьим входом четвертого элемента И и с первым управляющим входом счетчика, а его выход — с вторым входом первой структуры И элемента

5И-ИЛИ и с четвертым входом третьего элемента И, третьи входы первых структур И первого и второго элементов 4И-ИЛИ, первый и второй структуры И элемента 5ИИЛИ, пятый вход третьего элемента И и четвертый вход четвертого элемента И, вход четвертого элемента НЕ соединены с шиной выбора режима, а вторые входы второй и четвертой структур И первого элемента 4ИИЛИ, третьи входы третьей структуры И первого элемента 4И-ИЛИ, второй и третьей структуры И второго элемента 4И-ИЛИ, третьей и четвертой структуры И элемента

5И-ИЛИ., четвертые входы четвертой структуры И второго элемента 4И-ИЛИ, пятой структуры И элемента 5И-ИЛИ и второго элемента И соединены с выходом четвертого элемента НЕ, а первые входы третьего и четвертого элементов И вЂ” с тактовой шиной счетчика.

1762408 1инимапьннй код

Номер Веса разрядоа

Веса

Номер раарядс я такта такта

5 8 13

5 ". 13

1 2 3

О

2

4

6

8

11

12

13 !

16

17

18

19

0 0 О

1 0 0

О 1 О

О О 1

1 О 1

0 0 0

1 0 О

0 1 О

О 0 0

1 0 О

О 1 0

0 О 1

1 0 1

О О 0

1 О 0

О 1 0

О 0 1

1 0

0 О 0

1 0 О

О 1 0

О 0 0

0 О 0

О 0 0

О О 0

О О 0

1 О 0

1 0 0

1 О О

0 1 О

О 1 0

О 1 0

О 1 О

О 1 О

О 0 1

0 О 1

О 0 1

0 О 1

О О

1 О 1

1 О 1

1 О 1

2

4

5 б

8

11

12 !

14

15 !

6 !

18 !

21

22

23

24

26

27

28

29

3!

Наксимальиь1и код

О О О

0 О 0

0 О 0

0 О О

0 0 О

0 0 О

0 0 0

1 0 0

1 0 О

E 0 0

1 О 0

1 О 0

О 1 О

0 1 О

0 1 О

1 1 О

1 E 0 ! 1 0

1 1 О

1 1 0

1 О

1 О 1

1 О 1

1 О 1

О 1

0 1 1

О 1 1

0 1 1

1 1 1

1 1 1

1 1

1 1 ! 1 1