Усилитель с защитой от перегрузки

 

Изобретение относится к радиоэлектронике , в частности к схемам защиты электронной аппаратуры. Цель изобретения - повышение КПД. Усилитель с защитой от перегрузки содержит входной и выходной каскады на транзисторах 1 и 2, имеющих разную структуру, включенных по схеме с общим эмиттером, нагрузку 5, шунтирующий резистор 4, управляющий транзистор 7, позволяющий исключить протекание тока по шунтирующему резистору в отсутствие входного сигнала. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 F 1/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4886958/09 (22) 04.12.90 (46) 23.11.92, Бюл,43 (71) Львовский научно-исследовательский радиотехнический институт (72) О.Л,Сидорович (56) Авторское свидетельство СССР

N 593281, кл. Н 02 Н 7/20, 09.11.70. (54) УСИЛИТЕЛЬ С ЗАЩИТОЙ ОТ ПЕРЕГРУЗКИ 42 1777230 А1 (57) Изобретение относится к радиоэлектронике, в частности к схемам защиты электронной аппаратуры. Цель изобретения— повышение КПД. Усилитель с защитой от перегрузки содержит входной и выходной каскады на транзисторах 1 и 2, имеющих разную структуру, включенных по схеме с общим змиттером, нагрузку 5, шунтирующий резистор 4, управляющий транзистор 7, позволяющий исключить протекание тока по шунтирующему резистору в отсутствие входного сигнала. 1 ил.

1777230 служит для развязки цепи базы транзистора

7 от положительного потенциала на нагрузке 5, Таким образом, транзистор 7 замыкает цепь резистора 4 только при наличии входного отпирающего сигнала. при отсутствии которого ток через резисторы 4,5 не протекает, а значит, отсутствуют потери мощности на этих резисторах, что увеличивает КПД усилителя в режиме холостого хода на 20 .

Составитель И. Водяхина

Техред М,Моргентал Корректор О. Густи

Редактор Г. Бельская

Заказ 4127 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Изобретение относится к радиоэлектронике и может использоваться в схемах защиты электронной аппаратуры.

Цель изобретения — повышение КПД.

На чертеже представлена принципи- 5 альная электрическая схема усилителя с защитой от перегрузки.

Усилитель с защитой от перегрузки содержит входной и выходной каскады на транзисторах 1 и 2, пороговый элемент на 10 диоде 3, шунтирующий резистор 4, нагрузку на резисторе 5, базовый резистор 6, управляющий транзистор 7, диоды 8 — 10. резистор 11.

Усилитель с защитой работает следую- 15 щим образом.

При отсутствии управляющего сигнала на входе усилителя транзисторы 1,2,7 закрыты. При подаче положительного управляющего сигнала на вход усилителя 20 транзистор 7 открывается и на его эмиттере появляется положительный потенциал, который является закрывающим для диода 3, Затем QTKpblBGloTcsl транзисторы 1,2 и на резисторе 5 появляется импульс напряже- 25 ния, который также является запрещающим для диода 3. При отсутствии короткого замыкания в нагрузке усилителя диод 3 все время закрыт и не оказывает влияния на работу усилителя. В случае короткого замы- 30 кания в нагрузке усилителя диод 3 оказывается включенным параллельно переходу база-эмиттер транзистора 1, удерживая его в закрытом состоянии при прохо>кдении импульса управления. В этом случае транзи- 35 стор 2 закрыт. Резистор 11 служит для надежного запирания транзистора 7 в случае отсутствия входного отпирающего сигнала, Диоды 8,9 служат для развязки по управлению транзисторов 1 и 7. Диод 10 40

Формула изобретения

Усилитель с защитой от перегрузки, содержащий входной и выходной каскады, выполненные на транзисторах, имеющих разную структуру и включенных по схеме с общим эмиттером, пороговый элемент, включенный между базой транзистора входного каскада и коллектором транзистора выходного каскада, а также шунтирующий резистор, первый вывод которого подключен к эмиттеру транзистора, выходного каскада, отличающийся тем, что, с целью повышения КПД, введен управляющий транзистор, имеющий структуру транзистора i входного каскада, первый, второй и третий диоды и резистор, при этом одноименные электроды первого и второго диодов соединен ы и я вля ются входом усилителя с защитой от перегрузки, другие электроды соединены с базами соответственно транзистора входного каскада и управляющего .транзистора, эмиттер управляющего транзистора подключен к коллектору транзистора выходного каскада и через последовательно соединенные третий диод в прямом включении и резистор— к базе управляющего транзистора, коллектор которого соединен с вторым выводом шунтирующего резистора.