Устройство задержки

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц5 Н 03 K 5/13

ГОСУДАРСТВ E HHOE ПАТЕ НТН О Е

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСИОМ,Ф СВИДЕТЕПЬСТВУ

i(21) 4719153/21 (22) 11. 07. 89 (46) 07.10.92. Бюл. ." 37 (7l) Киевское производственное объединение "Коммунист" (72) В.В.Столяр (56) Авторское свидетельство СССР

tP 1182647, кл. Н 03 K 5/13, 1985. (54) УСТРОЙСТВО ЗАДЕРЖКИ (57) .Изобретение относится к импульсной технике, а именно к устройствам обработки информации, и может быть . использовано в дешифраторах времяимИзобретение относится к импульсной технике, а именно к устройствам обработки информации, и может быть использовано в дешифраторах времяимпульсных кодов.

Целью изобретения является расширение области применения за счет воз.можности осуществления задержки нескольких сигналов.

На фиг,1 и 2 изображены структурные схемы устройства задержки; на фиг.3 - диаграммы, поясняющие их работу.

Устройство задержки содержит счетчик I, датчик 2 кода, блок 3 памяти, формирователь 4 сигналов "Запись-считывание", первый 5 и второй б элементы совпадения, инвертор 7, мультиплексор 10, первый 8 и второй 9 Dтриггеры, третий 11 и четвертый 12 элементы совпадения и элемент ИЛИ 13.

Счетный вход счетчика 1 является тактовым входом устройства. Датчик 2 кода соединен со счетчиком 1, выходы

БЫ 17б7696 А1 пульсных кодов. Цель - расширение области применения. Устройство задержки содержит счетчик 1, датчик 2 кода, блок 3 памяти, формирователь 4 сигналов "Запись-считывание", первый 5 и второй 6 элементы совпадения, инвертор 7, мультипликатор 10, два Dтриггера 8, 9, третий и четвертый элементы совпадения, элемент ИЛИ.

Цель достигается тем, что задержка поступаюцих сигналов осуществляется поочередно с помощью мультиплексора.

13 и. ф-л, 3 ил. которого соединены с адресными входа- (/) ми блока 3 памяти, вход "Запись-считывание" которого подключен к выходу формирователя 4 сигналов "Запись-считывание". Вход блока 3 памяти подключен к выходу мультиплексора 10, управляюций вход которого подключен к младшему разряду счетчика 1, а информационные входы мультиплексора 10 О являются входами устройства. Вход формирователя 4 сигналов "Запись-счи- О тывание" подключен к тактовому входу устройства. Первые входы первого 5 и второго 6 элементов совпадения подключены к инвертору 7, вход которого подключен к младшему разряду счетчика 1. Вторые входы первого 5 и второго б элементов совпадения соединены и подключены к выходу формирователя

4 сигналов "Запись-считывание", а. выходы первого 5 и второго 6 элементов совпадения подключены к тактовым входам первого 8 и второго 9 Р-триггеров соответственно, D-входы которых сое1767696 динены и подключены к выходу блока 3 памяти, Выходы D-триггеров 8 и 9 являются выходами устройства. Входы элемента,ИЛИ 13 подключены к выходам третьего 11 и четвертого 12 элемен5 тов совпадения, вход блока 3 памяти подключен к выходу элемента ИЛИ 13.

Первые входы третьего 11 и четвертого 12 элементов совпадения являются 1О . входами устройства, вторые входы третьего 11 и четвертого l2 элементов совпадения подключены к инвертору 7.

Устройство по п.1 работает следующим образом.

На счетный вход счетчика 1, который является тактовым входом устройства, поступают тактовые импульсы.

Датчик 2 кода и соединенный с ним счетчик 1 Формируют задержку, величи- О ну 7 которой можно определить по Формуле в

Т-K t, где К - код, задаваемый датчиком 2 25 кода;

t - период следования тактовых импульсов.

Одновременно счетчик 1, выходы которого соединены с адресными входами ЭО блока 3 памяти, перебирает ячейки последнего.

Режим обращения,к блоку 3 памяти определяется в зависимости. от состояния входа "Запись-считывание", который подключен к выходу формирователя

4 сигналов "Запись-считывание", вход которого подключен к тактовому входу устройства. На вход блока 3 памяти, который подключен к выходу мультиплексора 10, поступают сигналы с первого или второго входа устройства.

При этом выбор одного из входов про- изводится при помощи мультиплексора 10Ä управляющий вход которого подклю- 45 чен к младшему разряду счетчика 1.

На первые входы первого 5 и второго

6 элементов совпадения поступают сигналы с инвертора 7, вход которого подключен к младшему разряду счетчика 1. На вторые входы первого 5 и 5О второго б элементов совпадения подаются сигналы с выхода формирователя

4 сигналов "Запись-считывание". На выходах первого 5 и второго 6 элементов совпадения формируются сигналы @»

"Запись",: частота следования которых в два раза меньше частоты следования сигналов "Запись-считывание". Эти сигналы поступают на тактовые входы первого 8 и второго 9 D-триггеров и одним из фронтов производят запись состояния выбранной в данный момент времени ячейки блока 3 памяти в Dтриггеры, D-входы которых соединены и подключены к выходу блока 3 памяти.

С выходов D-триггеров 8 и 9 задержанные сигналы поступают на выходы. устройства.

Устройство по и. 2 работает следующим образом.

На счетный вход счетчика 1, который является тактовым входом устройства, поступают тактовые импульсы.

Датчик 2 кода и соединенный с ним счетчик 1 формируют задержку, величину Т которой можно определить по формуле

Т К й, где К - код, задаваемый датчиком 2 кода; « период следования тактовых

1 импульсов.

Одновременно счетчик 1, выходы ко" торого соединены с адресными входамй блока 3 памяти, перебирает ячейки последнего. Режим обращения к блоку

3 память определяется в зависимости от состояния входа "Запись-считывание", который подключен к выходу формирователя 4 сигналов "Запись-считывание", вход которого подключен к тактовому входу устройства. На вход блока 3 памяти, который подключен к выходу элемента ИЛИ 13, поступают сигналы с первого или второго вход@а устройства. При этом выбор одного Из входов производится при помощи третьего И и четвертого 12 элементов совпадения, иа первые входы которых поступают входные сигналы, а на вто рые входы - прямой и инверсный сигйвлы с младшего разряда счетчика 1. С выходов третьего 11 и четвертого !2 элементов совпадения. сигналы посту лают на входы элемента ИЛИ 13. На первые входы первого 5 и второго 6 элементов совпадения поступают сигналы с иивертора 7, вход которого поД" ключен к младшему разряду счетчика 1.

На вторые входы первого 5 и второгб

6 элементов совпадения подаются сиг» налы с выхода Формирователя 4 сигна лов "Запись-считывание". На выходах первого 5 и второго 6 элементов совпадения Формируются сигналы "Запись", 5 1767696 частота следования которых в два ра- "О", а вторые входы - к шине логиза меньше частоты следования сигна- ческой "1", лов "Запись-считывание". Эти сигналы поступают на тактовые входы первого ф о р у л и б

1 ормула изо рет ения

8 и второго 9 D-триггеров и одним из

Фронтов производят запись состояния . 1. Устройство задержки, содержавыбранной в данный момент времени щее счетчик, счетный вход которого ячейки блока 3 памяти

3 и мяти в D-триггеры, является тактовым входом устройства, D-входы которых соединены и подключе- 10 блок памяти, формирователь сигналов ны к выходу блока 3 памяти. С выходов "Запись-считывание", первый и второй

Р-триггеров и 9 задержанные сигна- элементы совпадения, датчик кода, колы поступают на выходы устройства. торий соединен со счетчиком, выходами соединенным с адресными входами

На фиг.3 а и б - входные сигналы g блока памяти, вход "Запись-считываи 15. äëèòåëüíîñòüe 2 „ 2 ", посту- ние" которого подключен к выхо вь оду дающие соответственно на первый и формирователя сигналов "Запись-счивторой входы, устройства, в - тактовые тывание", о т л и ч а ю щ е е с я тем, импульсы, поступающие йа тактовый вход что, с целью расширения области приустройства; r - сигналы "Запись-счи- $0 менения в него введены инвертор

11

У У . тывание, вырабатываемые формировате- мультиплексор, первый и второй Dлем сигналов "Запись-считывание", д - триггеры, при этом вход блока памяти сигналы на выходе младшего разряда подключен к выходу мультиплексора, счетчика и на входе младшего адресно- управляющий вход которого подключен

ro разряда блока памяти, е и ж - сиг- 25 к младшему разряду счетчика информа1

:калы, поступающие с выхода Формирова- ционные входы мультиплексора являюттеля сигналов "Запись-считывание", ся входами устройства, вход Формирона С-входы первого и второго D- par- вателя сигналов "Запись-считывание" геров соответственно; з, и, к - сиг- подключен к тактовому входу устройналы, поступающие на выход блока па- З0 ства, первые входы первого и второго мяти и выходы устройства соответст- элементов совпадения подключены к ин . венно. вертору, вход которого подключен к

Диаграммы, представленные на фиг.3, младшему разряду счетчика, вторые носят поясняющий характер и в реаль- входы первого и второго элементов ных условиях при технической реализа" совпадения соединены и подключены к ции могут отличаться от приведенных Зэ выходу формирователя. сигналов "Запо полярности, амплитуде и Фазе. пись-считывание", выходы первого и второго элементов совпадения соединеИз фиг 3 ф,3 з следует, что импульс 14 ны с тактовыми входами первого и втозапишется в первую ячейку блока па- рого D-триггеров соответственно, D(. пу ьс 141}, а импульс

40 входы которых соединены и подклн,ены

15 - в четвертую ячейку блока памяти к выходу блока памяти, выходы D-;:р; г(см. импульс 1» ).

-?Ч ° герое являются выходами устройства.

Из Фиг.3 и и к следует, что им- 2. Устройство по п.1, о т л и— пульсы 14 и 15

Y и и 15„ сдвинуты относитель- ч а ю щ е е с я тем, что мультиплекно импульсов 14 1 и 15 ц, так как за- 5 сор выполнен на двух элементах ?И и пись в 0-триггеры осуществляется сиг- элементе ИЛИ, входы которого подклюналом, сдвинутым относительно такто- чены к выходам элементов 2И, а выход вого сигнала. элемента ИЛИ подключен к выходу муль"

Счетчик 1 может быть выполнен на типлексора, при этом первые входы

50 элементов 2И являются информационны-.

Датчик 2 кода можно построить сле- ми входами мультиплексора, второй дующим образом: выходы двухпозицион- вход второго элемента 2И подключен ных переключателей подключить к ин- к управляющему входу мультиплексора, Формационным входам счетчика, первые а второй вход второго элемента 2И входы подключйть к шине логического подключен к выходу инвертора.

176 7696 а) .юг,З

Составитель Н.Маркин

Редактор О.Юрковецкая Техред И.йоргентал Корректор:Л.Пилипенко

««««««й«««««««» ««Ге««««««««««««««««««««««««««й

Яакаэ 1206 Тираж Подписное

ВНИИПИ Государственыого комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская иаб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101