Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах приема и передачи дискретной информации . Цель изобретения - упрощение устройства. Устройство содержит счетчик 1, блок 2 памяти, триггеры 3 и 4, элементы И 5 и 6, сумматор 7 по модулю два После сформирования в режиме записи информационного массива, по следующему адресу в память заносится признак конца массива, счетчик сбрасывается, и начинается опрос памяти в режиме чтения. По достижении признака конца массива дальнейший опрос памяти блокируется, после чего устройство вновь может быть переведено в режим записи и с нулевого адреса начато формирование информационного массива. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 G 11 С 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4

l Q()

Ф

l (21) 4891985/24 (22) 17.12.90 (46) 30.09.92. Бюл, N 36 (71) Львовский политехнический институт им. Ленинского комсомола (72) О,К.Мешков и И,Б.Боженко (56) Авторское свидетельство СССР

¹ 1163359, кл. G 11 С 9/00, 1985.

Авторское свидетельство СССР

N - 1550585, кл. G 11 С 19/00, 1988, прототип. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в

„,5U 1765849 А 1 системах приема и передачи дискретной информации. Цель изобретения — упрощение устройства. Устройство содержит счетчик 1, блок 2 памяти, триггеры 3 и 4, элементы И 5 и 6, сумматор 7 по модулю два. После сформирования в режиме записи информационного массива, по следующему адресу в память заносится признак конца массива, счетчик сбрасывается, и начинается опрос памяти в режиме чтения. По достижении признака конца массива дальнейший опрос памяти блокируется, после чего устройство вновь может быть переведено в режим записи и с нулевого адреса начато формирование информационного массива. 2 ил, 1765849

Изобретение относится к вычислительной технике, в частности, к запоминающим устройствам, и может быть использовано в системах приема и передачи дискретной информации, Известно устройство по авт.св. СССР

N 1163359, G 11 С 9/00, 1985, содержащее блок памяти, два счетчика коммутатор и узел управления, содержащий триггер и элементы И. Первый счетчик задает адреса считывания, второй — адреса записи. В зависимости от режима работы коммутатор подключает к адресным входам блока памяти первый либо второй счетчик. Недостатком устройства является то, что в нем при считывании не формируется признак конца массива, в результате чего считывание блока памяти может быть прекращено только после перебора всех его возможных адресов, чем ограничивается быстродействие устройства.

Ближайшим к заявляемому по своей технической сущности и является устройство по авт,св, СССР N - 1550585, G 11 С 19/00, 1990 г. Оно содержит счетчик, блоки памяти и сравнения, регистр, два триггера и два элемента И, В режиме записи информация заносится в блок памяти по адресам, формируемым счетчиком, который переключается по синхросигналам, сопровождающим информационные посылки, При переключении в режим чтения содержимое счетчика заносится в регистр, после чего счетчик сбрасывается, При совпадении в режиме чтения состояния счетчика с состоянием регистра блок сравнения вырабатывает признак конца чтения, Недостатком устройства является наличие в нем регистра и блока сравнения, и, соответственно, поступающих на них многоразрядных связей, что усложняет устройство, Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее счетчик, блок памяти, первый и второй триггеры, первый и второй элементы

И, выход первого элемента И вЂ” выход конца чтения устройства, а первый вход подключен к прямому выходу второго триггера, синхровход которого — синхровход устройства и соединен с первым входом второго элемента И синхровходами первого триггера и счетчика, выход которого подключен к адресному входу блока памяти, первый информационный вход и первый выход которого — соответственно, информационные вход и выход устройства, а вход задания устройства соединен с информационным входом первого триггера, введен сумматор

55 по модулю 2, выход которого соединен со входом сброса счетчика, а входы подключены к прямым выходам триггеров, причем прямой выход первого триггера соединен с йнформационным входом второго триггера, прямой выход которого — выход запроса чтения устройства, а инверсные выходы триггеров подключены ко второму и третьему входам второго элемента И, выход которого соединен со входом записи блока памяти, второй информационный вход которого подключен к входу задания режима устройства, а второй выход — ко входу разрешения счета счетчика и второму входу первого элемента И.

На фиг.1 представлена функциональная схема устройства; на фиг.2 приведены временные диаграммь: его работы.

Устройство (фиг.1) содержит счетчик 1, блок 2 памяти, первый 3 и второй 4 триггеры, первый 5 и второй 6 элементы И, сумматор 7 по модулю два, выход 8 признака окончания режима чтения, синхровход 9, информационный вход 10 и выход 11, вход

12 задания режима и выход 13 запроса чтения.

Синхровход счетчика 1 подключен к синхровходам первого 3 и второго 4 триггеров, первому входу второго элемента И 6 и синхровходу 9 устройства, вход разрешения счета — ко второму выходу блока 2 памяти и второму входу первого элемента И 5, вход сброса — к выходу сумматора 7 по модулю два, а выход — к адресному входу блока 2, первый информационный вход которого подключен к информационному входу 10 устройства, второй — к информационному входу триггера 3 и входу 12 задания режима устройства, вход записи — к выходу элемента И 6, а первый выход — к информационному выходу 11 устройства, Прямой выход триггера 3 подключен к информационному входу триггера 4 и первому входу сумматора

7, а инверсный — ко второму входу элемента

И 6, Прямой выход триггера 4 подключен ко второму входу сумматора 7, а инверсный— ко второму входу элемента И 6. Прямой выход триггера 4 подключен ко второму входу сумматора 7, первому входу элемента И 5 и выходу 13 запроса чтения устройства, а инверсный — к третьему входу элемента И 6.

Выход элемента И 5 соединен с выходом 8 признака окончания режима чтения устройства.

На фиг,2 обозначены, а — импульсы на синхровходе 9 устройства; б — сигнал на выходе 12 задания режима устройства; в — состояние счетчика 1;

1765849

15 г, д — прямые выходы триггеров, соответственно, 3 и 4; е — выход сумматора 7; ж — второй выход блока 2 памяти;

В реализованном варианте заявляемого устройства счетчик 1 выполнен на основе К555ИЕ10, Блок 2 памяти представляет собой матрицу объемом 64 х 9 бит, выполненную на основе КР185РУ9, 8 информационных разрядов памяти являются первым входом блока 2, девятый разряд— вторым выходом. Сумматор 7 выполнен на основе К555ЛП5прочие элементы — также на серии К555.

Устройство работает следующим образом:

На вход устройства поступают синхроимпульсы СИ (фиг.2а) являющиеся идентификаторами для записываемой по входу 10 и считываемой по выходу 11 информации.

При уровне "0" на входе 12 (фиг.2 б) устройство работает в режиме записи. Входная информация записывается в блок 2 памяти по СИ, счетчик 1, формирующий адреса записи, модифицируется по отрицательному фронту СИ (фиг,2 в). Запись информации со входа 10 сопровождается записью "0" со входа 12, В режим чтения устройства переводится установкой "1" на входе 12. Переключение сигнала режима задания производится в промежутках между импульсами СИ. По следующему после переключения сигнала режима импульсу СИ в блок 2 по адресу+1 заносится признак конца массива (фиг,2 ж, где — адрес записи последнего информационного байта. По отрицательному фронту

СИ триггер 3 устанавливается в "1" (фиг.2 г), блокируя тем самым прохождение через элемент И 6 СИ на вход записи блока 2. По отрицательному фронту следующего СИ в

"1 "устанавливается триггер 4 (фиг.2 д). Тем самым сумматор 7 формирует сигнал сброса счетчика 1 (фиг.2 е), а на выход 13 поступает сигнал запроса чтения, Начиная со следующего после этого СИ, производится считывание информации со входа 11, При установке счетчика 1 в состояние+1 на втором выходе блока 2 устанавливается признак конца массива, по которому блокируется дальнейшая модификация счетчика

1, и, при состоянии "1" триггера 4 элемент

И 5 формирует признак окончания режима чтения на выходе 8. После этого устройство вновь может быть переведено в режим записи.

При переходе от режима чтения к режиму записи последовательно сбрасываются триггеры 3, 4, вновь формируя сигнал сброса счетчика 1. Сброс триггера 4 снимает блокировку записи в блок 2 элементом И 6 и по входу 13 определяет начало записи, По нулевому адресу блока 2 первый из информационных байтов заносится после сброса триггера 4.

Таким образом вводимая информация заносится в память, а окончание записи фиксируется записью признака конца массива. После чтения записанного массива последующий адрес памяти блокируется, и последующая запись может быть вновь начата с нуля.

Формула изобретения

Буферное запоминающее устройство, содержащее счетчик, блок памяти, два триггера, два элемента И, причем вход задания режима устройства соединен с информационным входом первого триггера, выход первого элемента И является выходом признака окончания режима чтения устройства, а первый вход подключен к прямому выходу второго триггера, синхровход которого соединен с первым входом второго элемента И, синхровходами счетчика и первого триггера и являются синхровходом устройства, выход счетчика подключен к адресному входу блока памяти, первый информационный вход которого является информационным входом устройства, а информационный выход — информационным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит сумматор по модулю два, выход которого соединен с входом сброса счетчика, а первый и второй входы подключены к прямым выходам первого и второго триггеров соответственно, причем прямой выход первого триггера соединен с информационным входом второго триггера, прямой выход которого является выходом запроса чтения устройства, а инверсные выходы первого и второго триггеров подключены, соответственно к второму и третьему входам второго элемента И, выход которого соединен с входом записи блока памяти, второй информационный вход которого является входом задания режима устройства, а выход признака окончания работы подключен к входу разрешения счета счетчика и второму входу первого элемента И.

1765849

Составитель О,Мешков

Техред М,Моргентал Корректор Э Лончакова

Редактор Т.Орловская

Производственно-и о-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Тираж Подписное

Заказ 3387 иям и отк ытиям при ГКНТ СССР

ВНИИПИ Государственного комитета по изобретениям и откр

113035, Москва, Ж-35, Раушская наб„4/5