Регистр сдвига
Изобретение относится к вычислительной технике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действия повышенной достоверности. Цель изобретения - повышение надежности регистра. Поставленная цель достигается тем, что регистр содержит первый и второй сумматоры 16,17 по модулю два с соответствующими связями. Т.к. в данном регистре разрешенными являются лишь те кодовые комбинации , которые содержат четное число единиц, то при нарушении этого условия происходит переключение сумматоров 16, 17.Искажение входной кодовой комбинации контролируется сумматором 16, а выходной - сумматором 17. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (и) (51)5 G 11 С 19/00
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
1 (61) 1591072 (21) 4805197./24 (22) 23.03.90 (46) 15.08,92, Бюл. N. 30 (71) Винницкий политехнический институт (72) Н.А.Квитка и В.П.Кожемяко (56) Авторское свидетельство СССР
М 1591072, кл. G 11 С 19/ОО, 1988. (54) РЕГИСТР СДВИГА (57) Изобретение относится к вычислительной технике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действия повышенной достоверности, Цель иэобретения —.повышение надежности регистра.
Поставленная цель достигается тем, что регистр содержит первый и второй сумматоры
16, 17 по модулю два с соответствующими связями, Т.к. вданном регистре разрешен- ными являются лишь те кодовые комбинации, которые содержат четное число единиц, то при нарушении этого условия происходит переключение сумматоров 16, 17. Искажение входйой кодовой комбинации контролируется сумматором 16, а выходной — сумматором 17. 1 ил.
1755326
Изобретение относится к вычислительной технике, автоматике и цифровой измерител ьной технике и может быть использовано в арифметико-логических устройствах последовательного действия, повышенной достоверности.
Целью изобретения является повыше-. ние надежности регистра, На чертеже представлена функциональная схема регистра сдвига.
Регистр сдвига содержит 0-триггеры 1, мультиплексоры 2, первый 3, второй 4, третий 5 и четвертый 6 элементы И, информационные выходы 7 параллельного кода, вход 8 управления режимом мультиплексоров, первый вход 9 синхронизации, первый информационный вход10 последовательного кода, второй 11 и третий 12 входы синхронизации регистра, первый 13 и второй 14 информационные выходы последователь, ного кода, шину 15 сдвига, первый 16 и второй 17 сумматоры по модулю два, выходы 18, 19 индикации сбоев входного и выходного кодов соответственно, второй информационный вход 20 последовательного кода, Регистр работает следующим образом.
Регистр сдвига способен осуществить сдвиг двоичного кода и кода VÃ2 на один разряд вправо, на два разряда вправо, а также выполнить преобразование последо, вательного двоичного кода и кода с основанием Và 2 в соответствующие параллельные коды и, наоборот, параллельные двоичные коды и коды 2 — в последовательные коды, При этом одновременно с преобразованием последовательного кода с основанием
VÃ2 в параллельный осуществляется с помощью сумматора 16 по модулю два контроль входного кода на четность пар рядом стоящих разрядов кода. Наличие одной единицы в любой паре кодовой комбинации свидетельствует об ее искажении и, следовательно, о бессмысленности дальнейшего преобразования. 0 таком состоянии сигнализирует появление единичного сигнала на выходе 18. Аналогичным образом выполняют контроль выходного кода с помощью сумматора 17 по модулю два при преобразовании параллельного кода с основанием 2 в последовательный код, Об искажении кодовой комбинации свидетельствует наличие единичного сигнала на выходе 19 контроля, по которому также прекращается преобразование.
Преобразование последовательного двоичного кода или кода V 2 в параллельный код требует подачи последовательного кода на вход 10, начиная со старших разрядов, и подачи сигналов в шину 15 сдвига одновременно с ними синхросигналов на вход 9. Предварительно необходимо к входу
8 регистра приложить логический сигнал.
5 Преобразование при этом происходит потактно путем поразрядной записи сдвига вправо на один разряд информации в регистре, Заканчивается преобразование последовательного кода в параллельный в момент
10 записи информации о младшем разряде в соответствующий триггер 1, Для ускорения преобразования последовательного кода в параллельный необходимо на вход 8 регистра подать сигнал "1", а к входам 10 и 20
15 приложить информацию соответственно четных и нечетных разрядов двоичного кода или кода V 2. Вследствие одновременного поступления поразрядной информации на входы 10 и 20 синхросигналов на входе 9 и
20 импульсов сдвига в шине 15 осуществляется запись информации в триггеры 1 и сдвиг вправо на два разряда одновременно. Поэтому процесс преобразования в данном случае происходит в два раза быстрее по
25 сравнению с предыдущим случаем, Преобразование параллельного кода в последовательный код на регистре сдвига требует синхронной подачи сигналов в шину 15 регистра и сигналов на вход 11 регистра. Тогда
30 последовательно во времени на выходе 13 регистра появляется информация о каждом разряде кода, предварительно записанном в регистре, начиная со старших
35 разрядов. В шине 8 регистра при этом присутствует сигнал "0". Если на вход 9 регистра подать сигнал "1",то преобразование " осуществляется в два раза быстрее, так как сдвиг вправо происходит одновремен40 но на два разряда. Последовательный код при этом последовательно во времени появляется на выходах 13 и 14, для чего импульсные сигналы синхронно должны поступать в шину 15 регистра и на входы
45 11 и 12.
Для последовательного сдвига на один разряд вправо единицы, записанной в . триггер 1 младшего разряда, необходимо присутствие сигнала "0" в шине 8 регистра
50 и импульсных сигналов в шине 15 сдвига;
Последовательный сдвиг вправо на два разряда информации, записанной в триггеры 1 двух младших разрядов, требует наличия во входе 8 регистра единичного
55 сигнала и импульсных сигналов в шине 15 регистра, Результаты сдвига в данном случае присутствуют последовательно во времени, начиная с выхода 7 первого (второго) разрядов по выход 7 предпоследнего (последнего) разрядов.
1755326
Составитель С.Королев
Редактор Т.Лазоренко Техред М.Моргентал Корректор А.Осауленко
Заказ 2896 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101
Формула изобретения
Регистр сдвига по авт.св. М 1591072, отличающийся тем, что, с целью повышения надежности регистра, о» содержит первый сумматор по модулю два, первый и второй входы которого соединены с выходами первого и второго элементов И соответственно, а выход является выходом индикации сбоя входного кода регистра, второй сумматор по модулю два, первый и второй входы которого соединены с выхода5 ми третьего и четвертого элементов И соответственно, а выход является выходом индикации сбоя выходного кода регистра,