Устройство для вычисления обратной величины

 

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения - повышение производительности устройства. Цель достигается введением в устройство. Содержащее регистр, умножитель, шифратор начального приближения, первый и второй коммутаторы и сумматор, блока нормализации, сдвигателя, третьего и четвертого коммутаторов, а также новых связей . Устройство осуществляет вычисление обратной величины по итеративной формуле с использованием двух умножений для получения 16-разрядного результата. Производительность повышается благодаря уменьшению числа итерации для получения результата с требуемой точностью. Для этого шифратор начального приближения генерирует три коэффициента и два условия инвертирования. 1 ил.. 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ.ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4677997/24 (22) 23.03.89 (46) 07.02.92. Бюл. М 5 (75) А.Ф.Дохов (53) 681.325(088.8) (56) Гаврилов Ю.В., Пучко А.Н. Арифметические устройства быстродействующих

ЭЦВМ. M.: Советское радио, 1970, с; 226, рис, 4.3.1.

Прангишвили И.B., Абрамова Н.А. и др.

Микроэлектроника и однородные структуры для построения логических и вычислительных устройств, M.: Наука. 1967, с. 183, рис.

4.42. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОБРАТНОЙ ВЕЛИЧИНЫ (57) Изобретение относится к вычислительной технике и может быть использовано в

Изобретение относится к вычислительной технике и может быть использовано в процессорах 3ВМ. .. Цель изобретения — повышение производительности устройства.

Нв чертеже представлена структурная схема устройства для вычисления обратной величины.

Устройство содержит коммутаторы 1 — 4, сумматор 5, умножитель 6, шифратор 7 начального приближения, входной регистр 8, блок 9 нормализации и сдвигатель 10. Блок

9 нормализации содержит информационный выход 11, выход 12 кода величины сдвига, выход 13 старшего разряда. сдвигатель

10 имеет управляющий 14 и.информационный 15 входы, входной регистр 8 имеет выход t6; шифратор 7 содержит вход 17 и выходы 18-22. Устройство имеет также уп„„5M„„1711 Ò50 А1 процессооах ЗВМ. Цель изобретения — повышение производительности устройства.

Цель достигается введением в устройство, Содержащее регистр, умножитель, шифратор начального приближения, первый и второй коммутаторы и сумматор, блока нормализации, сдвигателя, третьего и четвертого коммутаторов, а также новых связей. Устройство осуществляет вычисление обратной величины по итеративной формуле с использованием двух умножений для получения 16-разрядного результата. Производительность повышается благодаря уменьшению числа итерации для получения результата с требуемой точностью. Для этого шифратор начального приближения генерирует три коэффициента и два условия инвертирования. 1 ил., 1 табл. равления, сброса, разрешения записи, вход операнда и выход результата, Устройство осуществляет итеративный алгоритм деления. При этом за счет радиального выбора структуры шифратора начального приближения удается число итераций для получения необходимой точности до 1 — 2 при 16 — 32 разрядных операндах.

Устройство осуществляет вычисление по формуле —.=(К1+ К2 С) С+ R.

С где С вЂ” исходный операнд;

К1, K2, R — коэффициенты, формируемые шифратором начального приближения.

В зависимости от значения С или вся

1 величина — и/или С перед умножением на

С (К1+ Кг С) инвертируется. l 711150

Устройство работает следующим образом.

На его вход 26 поступает целое число (для примера рассмотрим 16-разрядные числа), которое запоминается в регистре 8 по сигналу на входе 25 разрешения записи, Далее входной операнд поступает в блок 9 нормализации, где сдвигается в сторону старших разрядов до появления "1" на выходе 13 старшего разряда. Код величины сдвига запоминания передается на выход

13 для последующей денормализации в сдвигателе 10, 15-разрядный нормализованный операнд С поступает в шифратор 7 и на коммутатор 2, При единичном потенциале на входе 23 осуществляется вычисление (K2 С+К ), а при нулевом — второе умножение полученного результата на С и добавление R. Выходы 19 и 20 шифратора определяют необходимость инвертирования С при втором умножении и общего инвертирования результата при его передаче с выхода сумматора 5 через коммутатор 4 в сдвигатель 10. Старший разряд с выхода 13 приформировывается к полученному результату на коммутаторе 4.

Шифратор 7 начального приближения построен на базе ПЗУ. Для 16-разрядных операндов он имеет 7-разрядный вход 17, Шифратор построен в соответствии с таблицей. Он осуществляет шифрацию величин

К, Кг, R и условий инвертирования в зависимости от принадлежности входного кода соответствующей зоне (всего 19 зон).

Пример, Пусть С = 0000101010010111, 010100101110000 — на выходе 11 блока нормализации. 0101001- на входе 17 шифратора 7.

Согласно таблице входной код на входе

17 попадает в зону Ng, т.e, Ng — ближайшее большее число; тогда на выходе 19-"1", на выходе 20-"0", величины К1, Kz, и R будут соответственно 0,101111111010010011001;

0.000000000000 00100010000011;

111111111111110.

По "1" на входе устройства инверсия нормализованного С без старшего разряда через третий инверсный вход вторсго коммутатора проходит на второй вход умножителя и умножается на К, Результат +0,11000011001011011111

001011 суммируется с К1 и с выхода сумматора 1,10000010110100101011101011 поступает на второй вход первого коммутатора, до прихода "0", на вход устройства.

Далее 010100101110000, нормализованное С в прямом коде, через первый вход второго коммутатора проходит на второй вход умножителя и умножается на

20

35

50 татора, третий и четвертый стробирующие входы которого подключены к выходу старшего разряда блока нормализации, выход умножителя соединен с первым входом сумматора, второй вход которого подключен к

5

1,10000010110100101011101011 с выхода коммутатора 1.

Далее результат суммируется с величиной R, инвертируется на коммутаторе 4 и объединяется С "1" в старшем разряде. Полученный результат 0,1100000101100101 поступает на сдвигатель. где сдвигается на 11 разрядов. Окончательно получается результат 1/С =0,000000000001100000101100101 на выходе устройства.

Формула изобретения

Устройство для вычисления обратной величины, содержащее входной регистр, умножитель, шифратор начального приближения, первый и второй коммутаторы и сумматор, причем выходы первого и второго коммутаторов соединены с первым и вторым входами умножителя соответственно, первый информационный вход первого коммутатора соединен с первым выходом шифратора начального приближения, вход входного регистра соединен с входом oneра ра устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности, устройство дополнительно содержит блок нормализации, сдвигатель, третий и четвертый коммутаторы, причем выход входного. регистра соединен с входом блока нормализации, разряды информационного выхода которого, кроме старшего разряда, соединены с соответствующими разрядами входа шифратора начального приближения, а также с разрядами первого прямого, второго и третьего инверсных информационных входов второго коммутатора, первый и второй управляющие входы которого соединены соответственно с вторым и третьим выходами шифратора начального приближения, третий управляющий вход второго коммутатора подключен к управляющему входу устройства, первый и второй инверсные стробирующие входы второго коммутатора соединены с управляющим входом устройства, с первым прямым и вторым инверсным управляющими входами первого и третьего коммутаторов, а также с первым и вторым инверсными стробирующими входами четвертого коммувыходу третьего коммутатора, информационные входы которого соединены с четвертым и пятым выходами шифратора начального приближения, выход сумматора соединен с вторым информационным входом первого коммутатора и с первым пря1711150 рого подключен к выходу кода велич;(ны сдВига блока нормализации, Выход сдви B теля является выходом результата устройс!Ва. вход сброса входного регистра соединен

5 с входом сброса устройства, а вход разрешения записи входного регистра — с входом разрешения записи устройства.

В((хали шифратора

Коды

000000000000000, 0,00010 f 0101011 1010001001

О, 00000000000000111 101010 f 01 ооооооооооооооо, N(K(К

Ц к, К

0011 f11110t1010100101l

000000000000001101111100011 ((3

К(KZ

01011101100110011.>01

0000000000000011001110100f11

И

К

Кт

01 i1001101001100110 101

0000000000000011000100001

N5.

K(К

10000110011010110 t 1011

00000000000000101 101 1010101 (б

К(К2

1001100010100111100011

000000000000001010101 1001101

001111100000000, О, 101001100111001 111101

0,0000000000000010100010000111

000000000000000, N7

К(Кй

Я

К(К2

1011ОО l 110 l 100 l t 101

00000000000000100!100!

K(Kz

101 l 1 l 1 1101001001 l O01

00000000000000100100000101 ((ю

Kf

К (1100101000101 110011

00000000000000100010000011

l l 0100010111 l 111001101 мым и вторым инверсным информационным входами четвертого коммутатора, управляющие входы которого соединены соответственно с вторым и третьим выходами шифратора начального приЬлижения, выход четвертого коммутатора ссединен с информационным входом сдвигателя, управляющий вход кото000011000000000,.

О, О, 000000000000000, ОООI10000000000, О, О, 1 1111111111111, 001000100000000, О, О, 11111111 1111111, 001010100000000, О, О, ! 1 1 1 l 1 1 l 1 1 1 1 1 1 t

00 1101000000000, Q, О, 111!1111! 11 f 111, 010000110000000, О, О, !!!!!1! 1!!!!!!1, Оlоt00000000000, О, о,! 1 111111! 11110, 010110100000000, О, О, 1111I11111!11ll, 011001000000000, О, Г

Величины (l9 20 1711150.Продолжение таблицы

2 3 4

0,000000000000000000001000» ооооооооооооооо, О»01 1ООООО1О1, О,О»О1О»ОО1О1ООО1ОО»

6,0000000000000000»»»00061 ооооооооооооооо, о» юоооооооооо„

0,.0110110»»001t »10»»

О,ОООООООООООООООО»11ОО1ОО11 о,ооооооооооооо, 61 » 1ОООООООООО, о,oi »oootoot.»otoo»o»

O,ÎÎ0ÎÎÎÎÎÎÎOÎÎO0λ1OÎ Þ»111

»»»1»1»111, ОООО1ООООООООО, О,Ot 1Ю10 ЮОООО ЮОО1ООО11

О,ОООООООООООООООО»О1О» ОО1

111»»»111»1, гоогогооооооооо, О,O»»OO1OOOOOO»O1O1O»

О,ООООО0ОООООООООО»ООО0»О1

1» i »» i1»» i, Ng2

K)

К2 гг

Nyg

К

К2

Яц.

К

2 к

N<5

К

R о

N)g

K)

К2

К (и

К2

R г гВ

К»

К2

Ngg

Кг

К2

i 01010006O60000, 6,0»»10000»»00100111

О, 066000О066ООО06О1О» 0600 i 0011

»»1гг i »»»0, »6660600000000, 6 0»1»10»01

6,00006000060006061001 »

»»»»»11i11, » 1060000000000, 0,1

6,0060600А9000000010001001

060660006060600, 1711150

Составитель А. Степанов

Техред М.Моргентал Корректор Т. Палий

Редактор А. Козориз

Заказ 340 Тираж Подписное

ВНИИПИ ГосУдарственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101