Устройство для фазового управления преобразователем

 

Изобретение относится к электротехнике и может быть использовано при построении цифровых систем управления электроприводами . Цель изобретения - упрощение устройства и улучшение его динамических характеристик. Устройство содержит нульорган, задающий генератор, блок формирования импульсов по фронту и спаду входных сигналов, элемент ИЛИ-НЕ, счетчик, имеющий информационные входы, вход записи и счетный вход, выход счетчика через одновибратор управляет элементом памяти, который формирует выходные сигналы в зависимости от кода задания угла управления и сигналов на выходах компараторов. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 02 M 7/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4458231/07 (22) 17.05,88 (46) 23.12.91 Бюл. ¹ 47 (71) Специальное конструктррское бюро прикладной геофизики СО АН СССР (72) А.B.Ôèëè÷ и В.А.Баранович (53) 621.314.27 (088.8) (56) Авторское свидетельство СССР

¹ 1083323, кл. Н 02 M 7/12, 1985. (54) УСТРОЙСТВО ДЛЯ ФАЗОВОГО УПРАВЛЕНИЯ ПРЕОБРАЗОВАТЕЛЕМ (57) Изобретение относится к электротехнике и может быть использовано при построеИзобретение относится к электротехнике, в частности к преобразовательной технике, и может быть использовано при построении цифровых систем управления преобразователями в электроприводе.

Целью изобретения является упрощение устройства и улучшение динамических характеристик.

На фиг. 1 представлена схема устройства; на фиг. 2 — диаграммы, иллюстрирующие его работу.

Устройство содержит компараторы 1, задающий генератор 2, блок 3 формирования импульсов по фронту и спаду входных сигналов, элемент ИЛИ-НЕ 4, счетчик 5, одновибратор 6, элемент 7 памяти.

Устройство работает следующим образом.

Из фазных напряжений сети А, В, С компараторы 1 формируют последовательность. кодов фаз а, Ь, с (фиг. 2), которая подается на входы блока 3. На выходе последнего формируется сигнал е в моменты изменения кода фаз а, Ь, с. Сигнал е подается на вход Ы 1700716 А1 нии цифровых систем управления электпоприводами. Цель изобретения — упрощение устройства и улучшение его динамических характеристик. Устройство содержит нульорган, задающий генератор, блок формирования импульсов по фронту и спаду входных сигналов, элемент ИЛИ-НЕ, счетчик, имею-, щий информационные входы, вход записи и счетный вход, выход счетчика через одновибратор управляет элементом памяти, который формирует выходные сигналы в

- зависимости от кода задания угла управления и сигналов на выходах компаратоаов. 2 ил. записи счетчика 5. Импульсы частотой f генератора 2 через элемент 4 пода отся на счетный вход счетчика 5, если на второй. вход элемента 4 подается низкий уровень сигнала с выхода счетчика 5. В начале цикла работы устройства по сигналу е с выхода блока 3 младшие разряды кода задания угла управления d< записываются в счетчик 5, на выходе которого при этом устанавливается логический "0", разрешая прохождения импульсов генератора 2 через элемент 4 на счетный вход счетчика 5 до тех пор. пока последний не заполнится после чего его выходной сигнал устанавливается в состояние логической "1" и запрещаетдальнейшее прохождение импульсов на счетный вход счетчика 5.

Длительность работы счетчика 5 при неизменной частоте f задающего генератора 2 определяется значением кода младших разрядов задания угла управления d>. Старшие разряды бг кода задания угла управления подаются на старшие адресные входы Аз, А элемента 7, которые совместно с кодами

1700716 У А4АЗА2А 1А ОУА4АЗА2А1АгЧ А4АЗА2А1 АО) К;

Y2=PL4 34241A0 V 4A3A2A1AO V A4A3A2A1A0 V А4АЗА2А1АО У

У A4A3A2A1++A443 2A1AO А4АР2А1 0т А4АЗА2А ЛО) К;

Y3 4A3A2A1Ao Y A4A@2A1Ao Ч 4А:А2АРО Y 4А3 2А1АО Y

V A4 2A140YA4RA2A140YA4A3A241A3A4A3A2A ЖО) К;

У4 94 Ю2А1 0 1l ВЯЗ" 2А1АО У 4М 2АЛО Ъ l4A3A2A1%0 Y

V A4 2A1Л0 (М зА2А1 ОФ4А3А27 1 01(А4АЭА2 1АО) К;

Y5+%4 2A140 Y %4A3A2A1% Y _#_4A3A2A1A0 Il 34A3A2A 1 У

У А44АЫ4ЩА ЛЗА2%1АО\/А4АЯгЖАфА4АЗА234АО) К:

Уб=Я4 4А2А1АО Y 4 2A1AO Ч А4АЗА2 1 0 7 А4АЗА2А1АО 9

Q МЮ2 1АОу А4 М Ъ АОВ4АЭА2Л1АЮА4АР2А1АО) К, фаз а, Ь, с, подаваемыми на младшие адресные входы АО, А1, А2 элемента 7, определяют комбинацию. управляющих импульсов У1—

У6, подаваемых на преобразователь, Длительность выходных импульсов У1-У6 задается одновибратором 6, который запускается фронтом сигнала Р с выхода счетчика 5 и формирует сигнал К, подаваемый на вход разрешения чтения элемента 7. Длительность сигнала К выбирается необходимой для нормальной работы управляющих цепей преобразователей.

Угол управления а может формироваться в четырех различных зонах размером 60 .

Выбор эоны осуществляется старшими адресными разрядами АЗ, А4 элемента 7, а регулирование угла. а в пределах зоны осуществляется счетчиком 5, время работы которого до момента запуска одновибратора

6 задается младшими разрядами d1 кода задания угла управления. В процессе работы устройства при регулировании углов управления значение кода d1достигает своего максимального значения, что соответствует максимальному углу фазового сдвига в одной иэ зон регулирования. При дальнейшем увеличении кода задания код d2 получает приращение на одну единицу, что вызывает переход в следующую зону регулирования с начальным значением кода d1,.ðààíûì нулю, чему соответствует минимальный угол управления в новой зоне. Таким образом осуществляется плавное регулирование углов управления и ри переходе из одной зоны в другую. где У1, У2, У3, У4, У5, У6 — выходные сигналы элемента памяти;

АО, А1. А2, АЗ, А4 — Сигналы на адрЕСных входах элемента памяти;

Использование изобретения позволяет повысить надежность работы преобразователя за счет упрощения устройства и улучшить динамические характеристики при

5 скачкообразных изменениях кода задания угла управления.

Формула изобретения

Устройство для фазового управления преобразователем, содержащее задающий

10 генератор, выход которого подключен к первому входу элементу ИЛИ-НЕ, выход которого соединен со счетным входом счетчика, выход счетчика соединен с вторым входом элемента ИЛИ-НЕ, о т л и ч а ю щ е е с я тем, 15 что, с целью упрощения и улучшения динамических характеристик. оно снабжено элементом памяти, одновибраторам, компараторами по числу фгз, блоком формирования импульсов по фронту и спаду

20 входных сигналов, причем входы компараторов использованы для подключения к фазам сети, выходы компараторов подключены к трем младшим адресным входам элемента памяти и через блок формиро25 вания импульсов — к входу записи счетчика, два старших адресных входа элемента памяти и информационные входы счетчика использованы для подачи кода задания угла управления, выход счетчика через одновиб30 ратор соединен с входом разрешения чтения элемента памяти, выходы которого использованы в качестве выходов устройства, а структура элемента памяти описывается логическими уравнениями

К вЂ” сигнал на входе разрешения чтения элемента памяти.

1700716

Фиг 2

Редактор М.Бланар

Заказ 4476 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Ко

АР

a„„

Составитель В.Миронов

Техред M.Moðãåíòàë Корректор Н.Ревская