Устройство для вывода информации

 

Изобретение относится.к автоматике и вычислительной технике и может быть использовано для передачи данных из устройства обработки в устройства вывода, индикации и регистрации информации. Целью изобретения является расширение области применения устройства за счет обеспечения вывода информации на точечные матричные индикаторы. Устройство содержит генератор 1 импульсов, первый делитель 2 частоты, счетчики 3 группы, первый 4 и второй 5 коммутаторы, первый 6 и второй 7 счетчики, второй делитель 8 частоты , блок 9 постоянной памяти, первый 10 и второй 11 дешифраторы, индикаторы 12 группы, регистры 13 группы, блок 14 усилителей , первый 15, второй 16 и третий 17 элементы И, элемент НЕ 18. Устройство обеспечивает вывод информации на матричные точечные индикаторы, при этом повышается качество свечения выводимых знаков за счет повышения напряжения питания на выходных регистрах. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 3/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (Л

О

О

Ql

Сд фиг. 7

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4683151/24 (22) 25.04.89 (46) 23.12.91. Бюл. N. 47 (71) Львовский политехнический институт им. Ленинского комсомола (72) В.Л.Котляров и Л.В.Ольшевская (53) 681,327.11 (088.8) (56) Авторское свидетельство СССР

В 537362, кл. G 06 К 15/00, 1976, Авторское свидетельство СССР

hh 1241221, кл. G 06 F 3/00, 1984, (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для передачи данных из устройства обработки в устройства вывода, индикации и регистрации информации.

„„SU „„1700553 А1

Целью изобретения является расширение области применения устройства эа счет обеспечения вывода информации на точечные матричные индикаторы. Устройство содержит генератор 1 импульсов, первый делитель 2 частоты, счетчики 3 группы, первый 4 и второй 5 коммутаторы, первый 6 и второй 7 счетчики, второй делитель 8 частоты, блок 9 постоянной памяти, первый 10 и второй 11 дешифраторы, индикаторы 12 группы, регистры 13 группы, блок 14 усилителей, первый 15, второй 16 и третий 17 элементы И, элемент НЕ 18. Устройство обеспечивает вывод информации на матричные точечные индикаторы, при этом повышается качество свечения выводимых знаков за счет повышения напряжения питания на выходных регистрах. 2 ил.

1700553

Изобретение относится к автоматике и вычислительной технике и может быть использовано для передачи данных из устройства обработки в устройства вывода, индикации и регистрации информации, Целью изобретения является расширение области применения устройства за счет обеспечения вывода информации на матричные точечные индикаторы.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — временная диаграмма его работы.

Устройство содержит генератор 1 импульсов, первый делитель 2 частоты, счетчики 3 группы, первый 4 и второй 5 коммутаторы, первый 6 и второй 7 счетчики, второй делитель частоты на счетчике 8, блок

9 постоянной памяти (ПЗУ), первый 10 и второй 11 дешифраторы, индикаторы 12 группы, регистры 13 группы, блок усилителей 14, первый 15, второй 16 и третий 17 элементы И, элемент НЕ 18.

Устройство работает следующим образом.

Информация для вывода на индикацию записана в тетрадах счвтчика 3 результата.

Делитель 2 частоты имеет коэффициент пересчета i — количество строк индикаторной матрицы, делитель 8 частоты — коэффициент пересчета К вЂ” количество столбцов цифровой индикаторной матрицы. Индикаторы 12 представляют собой точечные светодиодные матрицы КхЕ(например,5х7). Счетчик 6 числа разрядов предназначен для управления перекл ючением тетрад счетчика 3, а также регистров 13 сдвига и цифровых индикаторов 12, Счетчик 7 предназначен для задания паузы между сменой информации в регистрах 13 и для задания времени свечения одного столбца цифровых индикаторов.12.

Устройство для вывода информации во время паузы между сменой информации в регистрах 13 работает следующим образом.

На выходе элемента И 15 — нуль. Тогда на шину питания регистров 13 сдвига от коммутатора 5 поступает предельно высокое напряжение Uz, обеспечивающее яркое свечение индикаторов, а на информационных и тактовых входах регистров 13 — нули.

На индикаторах 12 высвечивается столбец информации в соответствии с начертаниями выводимых символов, В это же время делитель 2, счетчики 6 и 7 продолжают подсчет импульсов (фиг, 2 а, б), Когда счетчик паузы

7 установится в состояние, при котором на всех его выходах будут единицы, на выходе элемента И 15 появится единица. Этот сигнал вызовет добавление единицы в счетчик

8 (фиг. 2д) и запретит свечение индикаторов

30 е

12. Кроме того, коммутатор 5 подключит к шине питания регистров нормальное (низкое) напряжение U>,. обеспечивающее согласование по напряжению регистров 13 с другими узлами и элементами устройства, Счетчик 6 и делитель 2 при этом находятся в нулевом состоянии, Тогда на первые адресные входы одноразрядного ПЗУ 9 с выхода коммутатора 4 поступает код, записанный в первой тетраде счетчика 3 результата.

На вторые адресные входы ПЗУ 9 с выхода счетчика 8 поступает код очередного выводимого столбца. Делитель 2 меняет свое состояние, например, с О до 7, При этом с выхода ПЗУ 9 через элемент И 17 на информационный вход первого регистра 13, выбираемого с помощью дешифратора 10, поступает код изображения столбца, номер которого записан в счетчике 8, для символа, код которого записан в первой тетраде счетчика 3. Этот код изображения заносится в регистр 13 с помощью импульсов, поступающих на тактовый вход регистра 13 с выхода дешифратора 10, Эти импульсы возникают в ответ на импульсы, поступающие с выхода элемента И 16.

После переключения счетчика 6 в состояние "1" во второй регистр 13 аналогично запишется код того же столбца для цифры, записанной во второй тетраде счетчика 3 результата, Аналогично произойдет запись кодов для всех разрядов результата для столбца, код которого находится в счетчике

8. После этого импульс переполнения счетчика 6 установит счетчик 7 в состояние "О", При этом на выходе элемента И 15 появится

"0" (фиг. 2б), элементы И 16 и 17 запрутся, и на регистры 13 через коммутатор 5 будет подано предельное напряжение питания.

На дешифратор 11 будет подано разрешение, и последний через усилитель 14 тока включит одноименные столбцы во всех цифровых индикаторах 12 на время, примерно равное или меньшее 20/К мс, где К вЂ” количество столбцов.

Частота генератора 1 должна быть предельной для применяемой серии микросхем, Тогда время смены информации в регистрах 13, когда ни один столбец не светится, будет минимальным. Например, если число разрядов счетчика 3 результата — 32, частота генератора 1 — 2МГц, количество строк — 8, то время смены информации равно 128 мкс, Учитывая, что полное время свечения одного столбца не должно превышать

20/5 = 4 мс, емкость счетчика 7 паузы должна быть 4000 мкс/128мкс = 32, т.е, содержать 5 двоичных разрядов.

1700553

Таким образом, предлагаемое устройство обеспечивает вывод информации на матричные точечные индикаторы с поочередным или в группе высвечиванием элементов..

Формула изобретения

Устройство для вывода информации, содержащее генератор импульсов, группу счетчиков, выходы группы которых соединены с соответствующими информационными входами группы первого коммутатора, адресованные входы которого соединены с выходами первого счетчика и информационными входами первого дешифратора, второй счетчик, второй дешифратор, группу индикаторов, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обеспечения вывода информации на матричные точечные индикаторы, в него введены первый делитель частоты, вход которого соединен с выходом генератора импульсов и вторым входом второго элемента И, первый вход которого соединен с входом элемента НЕ, вторым входом третьего элемента И, выходом первого элемента И и управляющим входом второго коммутатора, информационные входы которого соединены с соответствующими шинами питания устройства, а выход соединен с входами питания регистров группы, выходы которых соединены с информационными входами соответствующих индикаторов группы, одноименные управ5 ляющие входы которых соединены с соответствующими выходами блока усилителей, входы которого соединены с выходами второго дешифратора, входы группы которого соединены с второй группой адресных вхо10 дов блока постоянной памяти и выходами второго делителя частоты, тактовый вход которого соединен со стробирующим входом второго дешифратора и выходом элемента

НЕ, выход второго элемента И соединен со

15 стробирующим входом первого дешифратора, выходы которого соединены с тактовыми входами соответствующих регистров группы, информационные входы которых соединены с выходом третьего элемента И, 20 первый вход которого соединен с выходом блока постоянной памяти, адресные входы первой группы которого соединены с выходами первого коммутатора. а адресные входы третьей группы соединены с выходами

25 группы первого делителя частоты, выход которого соединен с тактовым входом первого счетчика, выход переполнения которого соединен с тактовым входом второго счетчика, выходы которого соединены с входами пер30 ваго элемента И.