Устройство для вычисления рекуррентных соотношений

 

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных систем. Цель изобретения - расширение функциональных возможностей за счет вычисления рекуррентных соотношений , описывающих многоместные функции по схемам примитивной, совместной и возвратной рекурсии. Поставленная цель достигается за счет того, что в состав устройства входят К групп по L(L, К- целые числа) вычислительных модулей 1.K.I (,K; ) в каждой группе, блок 2 управления и соответствующие связи между блоками устройства . 1 з.п, ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (s1)s G 06 F 15/31, 15/353

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

7L (21) 4753726/24 (22) 15,09.89 (46) 07.10.91. Бюл. Ф 37 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) А.А.Валов и А.Л.Лынов (53) 681.32(088.8) (56) Авторское свидетельство СССР

¹ 1226484, кл. G 06 0 15/3.1, 1986.

Авторское свидетельство СССР

¹ 1546993, кл. 6 06 F 15/31, 17.11.87. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ РЕКУРРЕНТНЫХ СООТНОШЕНИЙ (57) Изобретение относится к вычислительной технике и может быть использовано и ри построении специализированных вычислительных систем, Цель изобретения — расширение функциональных возможностей за счет вычисления рекуррентных соотношений, описывающих многоместные функции по схемам примитивной, совместной и возвратной рекурсии. Поставленная цель достигается за счет того, что в состав устройства входят К групп по L(L, К- целые числа) вычислительных модулей 1.1c.! (k=1,К;

1=1А) в каждой группе, блок 2 управления и соответствующие связи между блоками устройства. 1 з.п, ф-лы, 2 ил.

1683032

Изобретение относится к вычислительной технике и можег быть использовано при построении специальных вычислительных

=истем.

Цель изобретения — расширение функциональных возможностей за счет вычисления рекуррентных соотношений, описывающих многоместные функции по схемам примитивной, совместной и возвратной рекурсий.

На фиг. 1 представлена функциональная схема вычислительного устройства; на фиг. 2 — функциональная схема вычислительного модуля.

Вычислительное устройство (фиг. 1) содержит К1 вычислительных модулей 1,1.1, „

1.1,L, 1.2.1,..., 1,2,L,... 1,К.1,.„, 1,КЛ, блок 2 управления, первый,..., К-й информационные выходы 3.1,„., 3.К устройства, информационные входы первой 4.1,.„, 4.К, второй

5.1,л„5Л, третьей 6.1,..., 6,1 групп устройства, информационные входы четвертой группы 7.1,..., 7Л устройства, вход 8 выбора режима вычислений устройства.

Каждый (K.j)-é вычислительный модуль (К=1,..., К; )=1,..., i ) (фиг. 2) содержит регистры

9.k.), 10.к.j, 11,k.j, 12k,.j, сумматор 13,k.j, первый 14.k.j и второй 15,k.j умножители, первый 16,k.j, второй 17,k,j и третий 18.k.) коммутаторы.

Блок 2 управления содержит счетчик 19 и блок 20 памяти..

Устройство работает следующим образом.

В исходном состоянии в регистры 9.Ц занесены исходные данные для вычисления требуемой функции, счетчик 19 находится в нулевом состоянии (режим записи исходных данных в регистры 9.k,j не рассматривается). На вход 8 выбора режима вычислений устройства поступает код режима. Этот код поступает на старшие адресные входы блока 20 и выбирает ту область в блоке 20, в которую помещена управляющая информация данным режимом. В режиме динамической перенастройки коммутаторов вычислительных модулей в процессе работы устройства .кодом режима разрешается работа счетчика 19, Изменение содержимого счетчика 19 изменяет адрес на вход блока 20 и, следовательно, управляющую информацию для коммутаторов, поступающую с выходов блока 20.

Перед запуском устройства производится запись коэффициентов С1(1, К )), и

C2(i, К j) соответственно в регистры 11.k.j u

12ЛЦ (k.))-ro вычислительного модуля, Коэффициенты C1(i, К )) и C2(l, К j) поступа>от соответственно на информационные входы

5.) и 6.) устройства в следующей последовательности:

С1(1,К)), С1)2, К)),... С1(К,К));

С2(1,k,)), С2(2,к,))„... С2(К,Ц).

5 При этом на входы синхронизации регистров 11ЛЦ и 12ЛК) поступают тактовые импульсы и происходит последовательная передача (запись) коэффициентов С1(1,Ц) и

С2{11,k,J) от регистров 11.Ц и 12.k;J {Ц)-го i0 вычислительного модуля в регистры 11,k+1 и 12,k+1.) (k+1.))-го вычислительного модуля..

После К тактов поступление тактовых импульсов на регистры 11.k.j и 12,k.j прекращается, и в них запоминаются коэффициенты

15 C1(i,k,j) и C2(l",k,j).

После запуска устройства на входы синхронизации регистров 9.К) и счетный вход счетчика 19 начинают поступать тактовые импульсы. В зависимости от режима вычис20 лений с той же частотой на информационные входы 4.k и 7.) устройства поступают данные. По переднему фронту тактового импульса осуществляется запись в регистры

9.Ц данных с выхода сумматора 13ЛЦ, а

25 также увеличение содержимого счетчика 19 (при разрешении счета). Через время, необходимое для срабатывания регистра 9ЛК) и счетчика 19, на информационные входы устройства поступают данные. B каждом такте

30 работы устройства в вычислительных модулях выполняются операции умножения и сложения, Период следования тактовых импульсов должен превышать суммарное время срабатывания коммутатора, умножителя

35 и сумматора, Число тактов работы устройства определяется видом вычисляемой функции.

Устройство позволяет вычислять значения как одноместных функций (например, 40 х, а", sioux и др.), так и многоместных функций (например, двухмерная фильтрация}, а также выполнять умножение матрицы на вектор, умножение матрицы на матрицу, Рассмотрим работу вычислительного

45 устройства на некоторых примерах {в;-.>числение значений одноместных функций, умножение матрицы на вектор в предлагаемом и известном устройствах осуществляются аналогично и поэтому далее не рассматри50 ваются}.

Фильтрация двухмерных (одномерных) сигналов.

Как известно, двухмерный фильтр с бесконечной импульсной характеристиков

55 (БИХ-фильтр) описывается следующим уравнением:

N1 — 1 л> - 1 у (>т>>,п>2) =,> а (nl,л } X (mi— и> =0 ng =0

1683032

n> =.On2 =0

30 п1 =0

М1-1 Мг=! — П1, m2 ï2) —,",, b(n1,n2) у (П11П1, m2 — П2) (1) с начальными условиями y(n1n2) = 0 и х(П1,пг)=0 при п1< 0 и п2 <О).

При равенстве коэффициентов Ь(п1,пг) уравнение (1) описывает двухмерный фильтр с конечной импульсной характеристикой (КИХ-фильтр).

При N2= 1 и M2 = 1 уравнение(1) описывает одномерный БИХ-фильтр.

Перепишем уравнение (1) в следующем виде:

N1 1

y(m1,m2) =,), à (n1,0) x(m1 — n1,m2) + п1 =0

N1- 1

+ ...+ g а (п1,N2-1)x(mi — n1,Мг— п1 =0

М1 — 1 — N2+ 1) — () Ь(п1,1) y(ml n1 m2)+ п1 =0

N - 1

+ ...+ g Ь(П1Мг — 1) y(m 1 — n1,mã— п1 =0

М1 — 1 — Мг+ 1)) — g b(n1,0) y(m1-п1,mг). (2) п1 =0

Для простоты рассмотрения далее будем полагать N2 = M2.

Процесс вычисления значений у (m<,m2) отражают следующие рекуррентные соотношения.

Вычисление значений

N —. 1

° ° а (п1,0) x (m1 01, m2},... п1 =0

N а (п1, 1 12 ") х (п11 п1, п12 N2+ 1) k=1,..., N2,J-=1,..., й1, s (i, К J} = О, р(1, k, j) = 1, u (I, k, J) = 1, О (i,!Г,)) = 1, z (i, k, )) = 0, f (I+1,1Г,J) = C1(i, К)) l(l,k — 1,)) +

+f(i, k,J — 1), d(i,k,))= I(i, k-1,)), С1 (l, k, )) = à (k — 1, ) — 1), С2(1, k, J)= 1

f (1, k, 0)=0, l (i, К J) = d (i-1, k, J) = x (l-)-К J-k+ I), I (I, 1, )) = d (I — 1, 1, )) = х (1-)-1, )-1+!), 1= cg (max(М1, N1)) — 1) = sg (М1 — I), п11=1 )-1, m2= ) 1+1

f (I+1, k, J) = a (k 1, J-1) x (i-)-К J-k+))+

+ f(l 1 )-1). где 7- 0,1,..., Мг — 1 и определяет номер вычисляемой строки элементов y(m>, п12) матрицы выходных отсчетов;

N> и М1 — число столбцов в матрицах входных и выходных отсчетов соответ=твенно;

Иг и Мг — число строк в матрицах вход5 ных и выходных отсчетов соответственно (для простоты рассуждения полагаем, что

N1 = M1 и N2 = М2).

Из блока 20 на входы режимов вычислительных модулей поступают соответствую10 щие коэффициенты q (i, К J). z (I, К J), s (i,k,)), р (I, К J), u (i, К J), 0 (i,k, J), которые соединяют через коммутатор

16,Ц+1 второй вход умножителя 14k.j+1 с выходом регистра 9k.); через коммутатор

15 17k+1.J второй вход умножителя 15k+1.J c выходом регистра 10k.); через коммутатор

18k+1,) вход регистра 10k+1.) c выходом регистра 10Ц; через коммутатор 16k.1 второй вход умножителя 14.k1 с входом 4.k устрой20 ства; через коммутатор 17(1.)) второй вход умножителя 15(1,)) с входом 7.) устройства; через коммутатор 18(1.)) вход регистра

10(1.)) с входом 7.) устройства, Вычисление значений

25 а (п1,0) k (п11 — п1, п12)— п1 =0

М1 — ) Ь (п1,1) y{m> п1, Гпг),...

N -1 а (п1, N2 — 1) х(п1; — г«„п12-Nг+ 1)—

М -1 — Ь (n1, Мг — 1) у (m! — n;, Гпг — Mz+ 1}; п1 =0

k = 1, М2 1; j =- NI+ ., Ч1+ ;;1+ 1, s (i, k, j) = О, p(I, k, )) =- 1, 0 (i,k,j) =

=1, о(1, k,))=1, z(1, k,)}=0, f (1+ 1, k, J ) = С 1 (!, k, j} I (i, k — 1, J) +

" + (1,k,)-1), (i k J) = 1 (1 1 — 1, J)

Cl (I1 k )) = Ь (k 33 — 1)

С2(1, К))=1, f (1+1; k, N1) =- а (k-1, N1 — 1} х (1-N1—

-К N1 — k+I) + т(1, К N1 — 1), l (i, К j) = d (i-1, k, J), l (i, 1, J) = d (i — 1, 1, j) = у (i — j — N;,, ) — N1 — 1+ 1), 1 = sg (max (М1, N 1) — i) = sg (M >-i), 55 п11 = 1-) 1 Гп2 = 1 — 1 + 1

f (1+1, k, )) = Ь (k, ) — 1) у (! — )-N1- -k, ) — N1вЂ”â€” 1 — k+I)+ f(1, k, J — 1), где 1=0,1,0...,Мг — 1 и определяет номер вычисляемой строки элементов y(m1,m2} матрицы выходных отсчетов;

1683032

xy (mi 1, гпг), Ni и М1 — число столбцов в матрицах входных и выходных отсчетов соответственНО;

К2 и М2 числО стрОк в матрицах Вход ных и выходных Отсчетов соответственно (для простоты рассуждения полагаем, что

К1 =- М1 И N2 = М2).

Из блока 20 на входы режимов вычислительных модулей поступают соответствующие коэффициенты, которые соединяют через коммутатор 16Ц+1 второй вход умножителя 14Ц+1 с выходом регистра 9k.j; через коммутатор 17k+1.j второй вход умножителя 15k+1.j с выходом регистра

10Ц; через коммутатоо 18k+1.J вход регистра 10k+1,J с выходом регистра 10k.!; через коммутатор 17(1.)} вто!зой вход умножителя

15(1,J) с выходом 7.i устройства; через коммутатор 18(1.j) вход регистра 10(1,!} с входом

7.J устройства.

Вычисление значений

Ni-1

, а(П,О) x(mi-ni, тг)—

ni =0 м1-1 Ni — 1 —," „Ь(п1, 1) у (mi — и!, гпг) —, Ь (1; 0)x п1 =0 п1 =0 и -1 а (п1., N2 — 2) х (m1 ni, m2 — N2+ 2) п1 =0

М 1

Ь (п1,М2 — 2) у (гп1 — п1, п12 — M2+2)—

ni =0 — Ь(М1 — 1,0) у(пц — Mi, m2):

k=1, М2 — 1, J=К1+Mi+2, s (!, k+1, Ni + Mi + 2) = О, s (I, 1, N i+

+ М1+2) = 1, р (i, k, Ni+ М1+2) =1, u (I, k, Ni+

+ Мг+2)=1, o(l,k, N1+ М1+ 2)=1,z (I,k, Ni+

+ М2+2) = О, f(I+1,1, К.1+ М1+2) = С1(!1,1, Ni+

+ M i+2) d (i, 1, Ni+ Mi+3) + f(i, 1, Ni+ Mi+1), (!+ 1, k+ 1, Ni+ Mi+2) = Ci(l, К Ni+

+ Mi+2) (i, К М1+ Mi+ 2) + f (i, k+ 1, Ni +

+ Mi+1), С1 (!", К N1+ Mi + 2) = Ь (k, о), С1 (!1, М2-1, N1+ Mi+ 2) =О, Сг (!, К Ni + Mi + 2) = 1;

d(l 1, Ni+Mi+3)=f(l, 1, Ni+Mi+3), f (!+1, М2 — 1, Ni+ Mi+2) = f(i, Мг — 1, Ni+Mi+1}, I (l, К Ni+ М1+2) = с! (! — 1, К Ni+Mi+2), I (!, 1, К1+ Mi+2) = d (i — 1, 1, К1+М +2) =

=d (!-1, 1, К1+М1+3).

Из блока 20 на входы режимов вычислительных модулей поступают соответству. Ощие коэффициенты q(i, k, Кi+Mi+2), z(i, k, N1+

+ M 1+2), з (!, К Ni+ M 1+2), p(l, К Nl+ Mi+2), u (i, К Ni+Mi+2), o(I, К Ni+Mi+2), которые соединяют через коммутатор 16,ЕN1+М!+2 второй вход умножителя 14 k, Ni+Mi+2 с выходом регистра 9k,Ni+Mi+1; через коммутатор 17k+1.Ni+Mi+2 второй вход умножителя 15k- 1 Ni+ Mi+ 2 с выходом регистра

10k,Ni+ М1+ 2; через коммутатор 18k+1.Ni+

+М1+2 вход Оегистра 10k+1.К1+М +2 с выходом регистра 1ОЕ Ni+Mi+2; через коммута" тор 17(1.Ni+Mi+2) второй вход умножителя

15(1,Ni+ М1+ 2} с выходом коммутатора

18(1 Ni+ М1+ 3); через коммутатор

18(1,Ni+Mi+2) вход регистра 10(1.Ni+Mi+2} с выходом коммутатора 18(1,К +М1+3}, Вычисление значений у(п11, пг}. Определяемых выражением (1):

k = 1...„Mi-1, j = Ni+ М1+3, р(!, k, N i+M i+3) = G, o (I, k, Ni+M i+3} = О, f (!+1, k, Ni+ M i+3) = f (I, К Ni+ М 1+2} +

+f (l, k+1, Ni+Mi+3), С (!, К К1+М1+3) =- C2(i, К N i+M1+3) = 1, f (!+1, 1, Ni+M1+3) = у(I — Ni — M> — 3, },}, Гп1 = I — Ni — Mi — 3, <пг = 1

Из блока 20 на входы режимов вычислительных модулей поступают соответствующие коэффициенты p(i, К Ni+Mi+3} и o(I, !:, Ni+Mi+3} (коэффициенты Ц(!, k, Ni+Mi+3), z(l, k, Ni+IVli+3), s(I,k, Ni+Mi+3) и U(l k, Ni+Mi+

+3) могут принимать любые значения), которые соединяют через коммутатор 16k. N i+

+ М1+3 второй вход умножителя

14k.К1+М1+3 с выходом регистра 9k+1,N+

+М1+3; через коммутатор 17.k.Ni+Mi+3 второй вход умножителя 15k.Ni+Mi+3 с выходом регистра Qk.Ni+Mi+2.

Вычисляемые значения y(mi, m2) поступают с выхода 3,1 устройства, который соединен с выходом регистра 9(1.Ni+Mi+3).

В исходном состоянии регистры 9k j u

10k.j обнулены, а в регистрах 11k. и 12Ц записаны соответствующие коэффициенты

a(m1, m2}, b(m1, m2), После запуска устройства (1 =,О, i = 1, 2,...) на информационные входы 7.1„... 7.Ni устройства поступают элементы х (mi, m2) соответствующих строк матрицы входных отсчетов, на информационные входы 7.Ni+1„.„7.К1+М +1 устройства поступают начальные значения y(mi, тг) соответствующих строк матрицы выходных отсчетов. Причем поступление строк элементов х(пц, m2) и y(mi, гпг) на информационные входы 7.j устройства в зависимости от рассматриваемого входа сдвинуто по времени на !-1 тактов. Первое вычисленное значение у(гп1, m2} поступает с выхода 3.1

1683032 „ устройства после N !+М 1+3 тактов. После вычисления всех элементов y(rn>, пц) рассматриваемой строки происходит увеличение «! на единицу и, следовательно, сдвиг строк матриц входных и выходных отсчетов, поступающих на информационные входы 7.j устройства. При этом значение становится опять равным 1, Затем, процесс вычисления следующей строки элементов y(mI, пц) повторяется аналогично рассмотренному, но только с элементами уже вычисленных строк матрицы выходных отсчетов. т мномение матрицы на матрицу. роизаедение матрицы А = I а (1,(jl размера (ttttxN) на матрицу В = (ь(), k l; размером (NxS) есть матрица С = ic(1, kl) размером (MxS), элемент c(i, k ) которой определяется из следующего рекуррентного соотношения:

g(tll,ц")= Q (.(",)")о()",а").

Ilt 1

Процесс вычисления элемента c(i, k )

1! матрицы С в устройстве отражают следующие рекуррентные соотношения:

k=-1, „M,j=1„„,N, S (l, К j) = О, p (l, k, )) ее 1, u (i, К j) = 1, o(I,Кj)=1, z(i, К))=0, f (l+1, k, j) = С){! k, f) l(i, k-1 j) + f(i k, j — 1), (!1!, ) (k = (1 (1

С (!; k, )) = 1, f(I, k, о) = О, ! (l, К j) = d (! — 1, К j), I (I, 1, j) = d (-1, 1, J) = ь(), k I), (I = )I,, j= k), f (l+1, К j) = à (k, J) b(l k, j) + f(l, k, )-1), f (!+1, k, N) = a(k, N) b(i — К N) + f(i, К

N — 1)= C(i — N — k,k)= C(i,k)(i — N — k= !, k= k ).

Из блока 20 на входы режимов вычислительных модулей поступают соответствующие коэффициенты q(l, К )), г(!, К)), э(1, К)), р(!, К j), u(l, k, j), o(i,k,)), которые соединяют через коммутатор 16k,j+1 второй вход умножителя

14Ц+1 с выходом регистра 9k.j (выходы регистров 9k N соединены с выходами З.К устройства); через коммутатор 17k+1.) второй вход умножителя 15k+1,) с выходом регистра 10k.); через коммутатор 18k+1.j вход регистра 10k+1.j с выходом регистра 10k.j; через коммутатор 16k.1 второй вход умножителя 14k.1 с входом 4.k устройства; через коммутатор 17(1,J) второй вход умножителя

15(1.)) с входом 7.) устройства; через коммутатор 18(1.J) вход регистра 10(1.)) с входом

7.j устройства.

Вычисляемые значения элементов c(i, !!

kII) k-й строки матрицы С поступают с выходов З.k устройства, которые соединены с выходами регистров 9КЛ, 5

В исходном состоянии регистры 9k.J u

10k. обнулены, а в регистрах I1k.j и 12Ц записаны соответствующие коэффициенты

С!(!, К j) и С2(!, К j). После запуска устройства на информационные входы 7.1,..., 7.N устройства поступают элементы b(j, k )

II соответствующих строк матрицы В, Причем поступление строк элементов b(j, k ) на ин.И II формационные входы 7,j устройства в зависимости от рассматриваемого входа сдвинуто от времени на ) — 1 тактов. Первое вычисленное значение элемента с(1, 1) первой строки матрицы С поступает с выхода

3.1 устройства после N тактов. Затем на следующем такте вычисляются значения элементов с(1, 2), с(2, 1) первой и второй строк матрицы С. На следующем такте вычисляются значения элементов с(1, 3), с(2, 2), с(3, 1) соответственно первой, второй и третьей строк матрицы С и т,д.

Формула изобретения

1. Устройство для вычисления рекуррентных соотношений, содержащее блок управления и первую группу из L(L — целое число) вычислительных модулей, причем первый выход l-го (i = 1, — 1) вычислительного модуля первой группы подключен к первому информационному входу (i+1)-го вычислительного модуля первой группы, второй выход которого подключен к второму информационному входу i-ro вычислительного модуля, первый выход L-го вычислительного модуля первой группы подключен к второму информационному входу L-ro вычислительного модуля первой группы и является первым информационным выходом группы устройства, первь м информационным входом первой группы которого является первый информационный вход первого вычислительного модуля первой группы. третий и четвертый информационные входы !

-го (!=1, i) вычислительного модуля первой группы являются I-ми информационными входами соответственно второй и третьей групп устройства, причем управляющий вход I-го вычислительного модуля подключен к выходу блока управления, вход выбора режима которого является входом выбора режима устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления рекуррентных соотношений, описывающих многоместные функции по схемам примитивной, совместной и возвратной рекурсий, в него введены (К вЂ” 1) (К вЂ” целое число) групп из L вычислительных модулей в каждой группе, причем первый выход I-го вычислительного модуля j-й ()=2, К) группы подключен к первому информационному входу (I«1)-ro вычислительного модуля j-й группы, второй информационный. выход которого подключен к второму информационному входу 1-го вычислительного модуля j-й группы, первый выход 1=го вычислительного модуля j-й группы подключен к второму и пятому информационным входам L-ro вычислительного модуля j-й группыи является

j-м информационным выходом группы устройства, первый выход 1=го вычислительного модуля первой группы подключен к пятому информационному входу L-го вычислительного модуля первой группы, третий и четвертый выходы 1-ro вычислительного модуля К-й (К=1, К вЂ” 1) ГруПпы подключены соответственно к третьему и четвертому информационным ВхаДдм I-Го вычислительНого Mopyrr (К+1)-й Группы, пятый информационный ВхОд I-Га вычислительнаГО МОдуля

rn-й (m=1, К} группы подключен к,пятому выхаду (1+1)-го вычислительного модуля m-й группы, а пятый выход 1-го вычислительного модуля К-й группы подключен к шестому информационному входу 1-га вычислительного модуля (К+1)-й группы, пятый выход которого подключен к седьмому информационному входу I-га вычислительного модуля К-й группы, восьмой информационный вход которого подключен к первому выходу

I-ro вычислительного модуля (K+1)-й группы, первый выход i-го вычислительнага модуля

К-й группы подключен к седьмому и восьмому информационным входам I-го вычислительного модуля К-й группы, а шестой информационный вход I-го вычислительнаго модуля первой группы является 1-м информационным входом четвертой группы устройства, выход блока управления подключен к управляющему входу 1-га вычислительноГО модуля j-Й Группьь

2. Устройство по и. 1, отл и ча ю щеес я тем, что вычислительный модуль содержит четыре регистра, сумматор, два умнажителя и три коммутатора, выход nepooro

40 коммутатора подключен к информационному входу первого регистра, выходы второго и третьего коммутаторов подключены к первым входам соответственно первого и второго умножителей, выходы которых подключены соответственно к первому и второму входам сумматора, выход которого подключен к информационному входу второго регистра, выход которого является первым выходом вычислительного модуля, управляющим входом которого являются соединенные между собой управляющие входы первого, второго и третьего коммутаторов, первые информационные входы второго и третьего коммутаторов подключены к первому информационному входу вычислительнога модуля, Вторым информационным входом которого являются соединенные между собой второй информационный вход второго коммутатора и первый информационный вход первого коммутатора, выход которого является вторым выходом вычислительного модуля, третьим и четвертым информационными входами которого являются информационные входы соответственна третьего и четвертого регистров, выходы которых подключены к вторым входам соответственно первого и второго умножителей и являются соответственно третьим и четвертым выходами вычислительного модуля, пятым выходам и пятым информационным входом которого являются соответственно выход первого регистра и второй информационный вход первого коммутатора, третий информационный вход которого соединен с третьим информационным входом второго коммутатора и подкл очен к шестому информационному входу вычислительного модуля, седьмым и восьмым информационными входами которого являются соответственно второй и тре ий информационные входы третьего коммутатора, а тактовые входы всех регистров подключены к тактовому входу устройства.

1683032

Составитель А,Баранов

Редактор А.Козориз Техред M.Mîðãåíòàë Корректор В.Гирняк

Заказ 3414 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издателеский комбинат "Патент", г. Чжгород, ул.Гагарина, 101