Устройство для аппроксимации функций

 

Изобретение относится к вычислительной технике и может найти применение в телеметрических информационно-измерительных системах, в вычислительных управляющих комплексах. Целью изобретения является упрощение устройства. Устройство содержит два реверсивных счетчика, три элемента И, блок сравнения, коммутатор, два двоичных умножителя, два элемента 2 И - ИЛИ, элемент НЕ, три частотных входа, вход ШИМ-сигнала, кодовый вход, триггер. Сущность изобретения состоит в создании простого, надежного и помехоустойчивого устройства для воспроизведения функций времяимпульсного аргумента с использованием итерационного метода реализации оператора усреднения путем функционального обобщения двух местных контуров с отрицательной обратной связью за счет временного разделения процессов в цепях прямой и обратной связи главного контура с соответствующим фазированием. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1661789 A) (19) (1 (> (5()5 G 06 F 15/31 (1 .

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБPETEНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4726948/24 (22) 04.08.89 (46) 07.07.91. Бюл. М 25 (71) Ленинградский электротехнический институт им, В.И. Ульянова (Ленина) (72) Н.М. Сафьянников и А. Башарьяр (53) 681,325(088.8) (56) Смолов В.Б. Функциональные преобразователи информации. Л.: Энергоиздат, 1981, с, 180, рис. 5-7.

Авторское свидетельство СССР

М 703825, кл, G 06 F 15/31, 1977, (54) УСТРОЙСТВО ДЛЯ АППРОКСИМАЦИИ

ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и может найти применение в телеметрических информационно-измерительных системах, в вычислительных управИзобретение относится к вычислительной технике и может найти применение в телеметрических информационно-измерительных системах, в вычислительных управляющих комплексах, Цель изобретения — упрощение устройства.—

На чертеже показана блок-схема устройства.

Устройство содержит реверсивные счетчики 1 и 2, элементы И 3 и 4, блок 5 сравнения, двоичные умножители 6 и 7, элементы 2И-ИЛИ 8 и 9, элемент НЕ 10, входы частоты 11 и 12, вход 13 широтно-импульсно-модулированного сигнала, кодовый вход

14, коммутатор 15, триггер 16, выход 17, вход 18 частоты, элемент И 19. Двоичные умножители содержат счетчики 20 и 21 и блоки 22 и 23 сравнения. ляющих комплексах, Целью изобретения является упрощение устройства. Устройство содержит два реверсивных счетчика, три элемента И, блок сравнения, коммутатор, два двоичных умножителя, два элемента 2ИИЛИ, элемент НЕ,тричастотных входа, вход

ШИМ-сигнала, кодовый вход, триггер. Сущность изобретения состоит в создании простого. надежного и помехоустойчивого устройства для воспроизведения функций времяимпульсного аргумента с использованием итерационного. метода реализации оператора усреднения путем функционального обобщения двух местных контуров с отрицательной обратной связью за счет временного разделения процессов в цепях прямой и обратной связи главного контура с соответствующим фазированием. 1 ил.

Устройство работает следующим образом.

В исходный момент времени оба ревер- О сивных счетчика 1 и 2 и триггер 19 находятся СЬ в нулевом состоянии, на вход 14 подается а двоичный код N, на вход 13 — ШИМ-сигнал, а на входы 11, 12 и 18 — опорные импульсные (© последовательности Fo>, Fm, Foe соответст- 0 венно. Блок 5 сравнения совместно с двоичным счетчиком 20 и двоичные умножители 6 . и 7 осуществляют линейное преобразование кода в частоту, т.е, вырабатывают импульсные последовательности с частотами, среднее значение которых пропорционально соответствующим входным кодам.

При первом периоде ШИМ-сигнала на прямом выходе триггера 16 устанавливается логическая "1", а на инверсном— логический "0". На управляющий вход ком1661789 мутатора 15 подается с триггера 19 логический "0", который обуславливает подачу входного кода N на вход первого двоичного умножителя 6. При этом с помощью первого элемента 2И-ИЛИ 8 на второй вход первого элемента И 3 и на вход элемента 2И-ИЛИ 9. подается ШИМ-сигнал О, а на его другой вход -д =(1-6). Тогда на первом периоде

ШИM-сигнала первый же импульс. появившийся на выходе первого двоичного умножителя 6, в течение интервала т проходит через элемент И 3 и записывается в реверсивный счетчик 1.

Двоичный умножитель 7, имея на этом периоде опорные частоты Fo3 в течение интервала z, и частоту Fo2 в течение интервала

T— - T:, а также блок 5 сравнения начинают вырабатывать импульсные последовательности, так как управляющий ими код N> с выхода счетчика 1 стал отличен от нуля. Выходная импульсная последовательность двоичного умножителя 7 непрерывно поступает на вычитающий вход первого счетчика

1. Выходная импульсная последовательность блока 5 сравнения на этом периоде

ШИМ-сигнала, непрерывно проходя через элемент И 4, поступает на суммирующий вход второго счетчика 2 и делает его содержимое отличным от нуля.

При следующем периоде ШИМ-сигнала на прямом выходе триггера 16 восстанавливается логический "0", а на инверсном— логическая "1". Тогда на входах второго 4 и третьего 19 элементов И восстанавливается соответственно логические "0" и "1". Кроме того, на управляющем входе коммутатора

15 также восстанавливается логическая "1", которая обуславливает подачу выходного кода Nz на вход первого двоичного умножителя 6, При этом с помощью первого элемента. 2И-ИЛИ 8 на второй вход первого элемента И 3 и на вход элемента 2И-ИЛИ 9 подается ШИМ-сигнал 6=(1- О), а на другой его вход — О.

Тогда при данном периоде LUMM-сигнала выходные импульсы последовательности

° первого двоичного умножителя 6 с опорной частотой Fo) втечение интервала(T r} проходят через элемент И 3 и записывается в счетчик 1, который уже имеет ненулевое содержание. В этом случае двоичный умножитель 7 с опорной частотой Fo2 в течение интервала т и частотой Fog в интервале (Т-т) и блок 5 сравнения продолжают вырабатывать импульсные последовательности.

B ыходная импульсная последовательность двоичного умножителя 7 непрерывно поступает на вычитающий вход первого реверсивного счетчика 1, а выходная импульсная последовательность блока 5 непрерывно проходит через элемент И 19 и поступает на вычитающий вход счетчика 2. При третьем периоде ШИМ-сигнала процесс происходит

5 так же, как и при первом периоде, а при четвертом — как при втором периоде. Далее процесс повторяется аналогично.

Формула изобретения

Устройство для аппроксимации функ10 ций, содержащее первый и второй двоичные умножители, блок сравнения, первый и второй реверсивные счетчики, первый и второй элементы И, первый и второй элементы 2ИИЛИ и элемент НЕ, причем вход первой

15 частоты устройства соединен с частотным входом первого двоичного умножителя, частотный выход которого соединен с первым входом первого элемента И, выход которого соединен с суммирующим входом первого

20 реверсивного счетчика, выход которого соединен с управляющим входом второго двоичного умножителя и первым входом блока сравнения, второй вход которого соединен с выходом кода первого двоичного умножи25 теля, выход второго реверсивного счетчика соединен с выходом устройства, вход широтно-импульсно-модулированного сигнала которого соединен с первым входом первого элемента 2И-ИЛИ и через элемент НЕ с

30 третьим входом первого элемента 2И-M/ll о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит триггер, коммутатор и третий элемент И, причем вход широтно-импульсно-модулированного сигнала

35 устройства соединен со счетным входом триггера, прямой выход которого соединен с первым входом второго элемента И и вторым входом первого элемента 2И-ИЛИ, четвертый вход которого соединен с

40 инверсным выходом триггера, управляющим входом коммутатора и первым входом третьего элемента И, второй вход которого соединен с вторым входом второго элемента И и выходом блока сравнения, выходы

45 второго и третьего элементов И соединены с входами соответственно суммирования и вычитания второго реверсивного счетчика, инверсный выход первого элемента 2ИИЛИ соединен с первым входом второго

50 элемента 2И-ИЛИ, второй и третий входы которого соединены с входами соответственно второй и третьей частот устройства, кодовый вход которого соединен с первым информационным входом коммутатора, вто55 рой информационный вход и выход которого соединены соответственно с выходом второго реверсивного счетчика и управляющим входом первого двоичного умножителя, прямой выход первого элемента 2И-ИЛИ соединен с вторым входом первого элемен- 1661789

Составитель А, Зорин

Редактор А. Козориз Техред М.Моргентал Корректор Н. Король

Заказ 2126 Тираж 411 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101 та И и четвертым входом второго элемента

2И-ИЛИ, выход которого соединен с частотным входом второго двоичного умножителя, частотный выход которого соединен с входом вычитания первого реверсивного счетчика.