Устройство для адресации к памяти

 

Изобретение относится к вычислительной технике и является усовершенствованием устройства по авт.св. № 1515164. Целью изобретения является расширение функциональных возможностей за счет обеспечения реализации операции унификации. В устройство введены мультиплексоры 22, 23, блок 24 сравнения, блок 25 анализа содержимого регистров. Введение режима унификации позволяет обеспечить выполнение операций логического вывода вне центрального процессора ЭВМ. что позволяет повысить быстродействие всей системы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 6 06 F 12/00

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1515164 (21) 4671754(24 (22) 13.02.89 (46) 15.06.91. Бюл. М 22 (72) И.В.Дементьев, А.С.Папков и В.А.Вишняков (53) 681.325(088. 8) (56) Авторское свидетельство СССР

М 1515164. (54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ К ПАМЯТИ,, Ы,, 1656542 А2 (57) Изобретение относится к вычислительной технике и является усовершенствованием устройства по авт.св. ЬЬ 1515164. Целью изобретения является расширение функциональных возможностей за счет обеспечения реализации операции унификации. В устройство введены мультиплексоры 22, 23, блок 24 сравнения, блок 25 анализа содержимого регистров. Введение режима унификации позволяет обеспечить выполнение операций логического вывода вне центрального процессора ЭВМ, что позволяет повысить быстродействие всей системы. 1 йл.

1656542

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных системах, построенных на базе микропроцессоров и микроЭВМ, в качестве промежуточного блока, предназначенного для выборки из памяти элементов сложных структур данных и их унификации при произвольной обработке информации. Одной из областей применения изобретения является организация систем логического и символического программирования, Цель изобретения — расширение функциональных возможностей устройства эа счет обеспечения реализации операций унификации.

На чертеже представлена функциональная схема устройства, Устройство содержит регистры 1 — 11, мультиплексоры 12 — 16, дешифратор 17 адреса, сумматоры 19 — 21, мультиплексоры 22, 23, блок 24 сравнения, блок 25 анализа содержимого регистров.

Устройство имеет четыре режима работы; режим непосредственной адресации, режим относительной адресации, режим косвенной адресации, режим унификации, Работа устройства в первых трех режимах аналогична работе устройства-прототипа.

При работе в режиме унификации предполагается, что установка значений переменных производится той частью устройства, которая описана в основном авторском свидетельстве.

К моменту начала реализации режима унификации всем переменным во всех необходимых для его реализации структурах данных присвоены значения, отображающие текущее состояние утверждений при заданных посылках. Целью операции унификации является сравнение текущих значений ячеек памяти, отображающих состояние переменных. Однако сравнение значений текущего состояния переменных возможно только в том случае, если эти переменные имеют значения, одинаковые по своей структуре. Поэтому выполнение операции унификации сводится к определению идентичности структур памяти, к которым принадлежат переменные, и только в случае их равенства переходят к сравнению собственно значений этих переменных.

При сравнении адресов устройство работает следующим образом.

По внутренней шине значение содержимого регистра 1 подается на входы мультиплексора 22, По другой шине содержимое регистров 2, 4, 5, 6 подается на входы другого мультиплексора 23. На первые управляющие входы блоков 22 и 23 подаются управляющие сигналы с второго и третьего выходов блока 25, которые предписывают

5 выбор необходимых в текущей операции регистров, С выходов блоков 22 и 23 данные поступают на входы блока 24 сравнения, который в соответствии со значениями данных вырабатывает сигналы "Равно", "Меньше" и "Больше". Сигналы результата сравнения с выхода блока 24 сравнения подаются на вход признака состояния регистров блока 25, который на основании

15 полученных сигналов вырабатывает управляющую последовательность для дешифратора 17 устройства.

Если результат сравнения был благоприятен, т.е. значения адресов структур данных равны, происходит сравнение непосредственных значений переменных. В этом случае значение адресуемой одним из регистров ячейки памяти считывается в свободный в данной операции регистр из группы регистров 2, 4, 5, 6. Значение другой переменной считывается в регистр 1, который в этом случае играет роль буфера шины данных, Производится сравнение значений регистров по алгоритму, изложенному выше, Если структура данных, к которой принадлежит переменная, является более сложной, чем описанная выше, и содержит больше чем одну ссылку на значение переменной, то сравнение адресов производит35 ся в случае благоприятного исхода до тех пор, пока не будут сравнены значения переменных. Передача данных по шинам и их выбор из регистров абсолютно аналогичны описанным в первом случае.

40 После завершения операций поиска и сравнения необходимых значений адресов результат операции (текущее значение переменной, непосредственно адресуемой регистром 3) возвращается центральному

45 процессору по шине данных вычислительной системы, Формула изобретения

Устройство для адресации к памяти по авт,св. N 1515164, отл и ч а ю щ е ес я тем, 50 что, с целью расширения функциональных возможностей путем обеспечения реализации операции унификации, в него введены шестой и седьмой мультиплексоры, блок сравнения, блок анализа содержимого регистров, вход выбора регистров которого является адресным входом устройства, вход признака состояния является выходом блока сравнения, с первого по третий выходы блока анализа содержимого регистров сое1656542

Составитель А.Баркина

Редактор А.Маковская Техред М.Моргентал Корректор А. Осаулен ко

Заказ 2053 Тираж 403 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 динены соответственно с вторым адресным входом дешифратора адреса и первыми уп- равляющими входами шестого и седьмого мультиплексоров, вторые управляющие входы которых соединены с шестым и седь- 5 мым выходами дешифратора адреса. выхо- :ды являются входами блока сравнения, информационные входы шестого и седьмого мультиплексоров соединены с выходами первого и второго регистров соответственно.