Устройство для адресации
Изобретение относится к вычислительной технике, может быть использовано при построении систем памяти ЭВМ и поэволнет расширить функциональные возможности путем обеспечения произнольного отображения виртуальных страниц на физические. Устройстгю содержит блок 2 двухпортовой оперативной чамяти, регистр 3 адреса и селектор 4 адреса. Через первый адресный вход блока 2 происходит преобразование виртуального адреса в физический, при котором номеру виртуальной страницы , задаваемому старшими разряд ;ми виртуального адреса, ставится в соответствие номер Физической страницы. Через второй адресный вход блока 2 пронпводится запись номеров активных физических страниц. 4 ил. с S
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСГ1УБЛИК (19) (И) (51)5 G 06 F 12/08 г.
° 1! ° ь и", — (ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
Il0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГННТ СССР (21) 4483994/24 (22) 20.09.88 (46) 15.02,91. Бюл. 1(= 6 (72) В.И. Голцобин и А.Н.Фионов (53) 681.32(088.8) (56) Авторское свидетельство СССР
М 1361564, кл. G 06 F 12/08, 1987 °
Черняк А.10. Диспетчер памяти для микроЭВМ "Электроника-60". — Приборы и техника эксперимента. 1985, i" 3.
Авторское свидетельство СССР
91348843, кл. G 06 F 13/16, 1986. (54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ (57) Изобретение относится к вычислительной технике, может быть использовано при построении систем памяти
ЭВМ и позволяет расширить функциональс ныз возможности путем обеспечения произвольного отображения виртуальных страниц на физические. Устройство содержит блок 2 двухпортовой оперативной памяти, регистр 3 адреса н селсктор 4 адреса. Через первый адресный вход блока 2 происходит преобразование виртуального адреса в физический, при котором номеру виртуальной страницы, задаваемому старшими разряд.мн вир;уального адреса, ставится в соответствие номер физической страницы.
Через второй адресный вход блока 2 производится запись номеров активных физических страниц. 4 нл, 1628064
Изобретение относится к вычислительной технике и может быть испольэовано при построении систем памяти ЭВМ, Цель изобретения - расширение функциональных воэможностей путем обеспечения произвольного отображения виртуальных страниц на фиэические. !0
На фиг, 1 представлена функциональная схема пр едла гаемого устройства, на фиг,2 — алгоритм работы селектора памяти; на фиг.3 — функциональная схема блока двухпортовой опе- !5 ративной памяти, на Фиг.4 — пример отображения виртуальных адресных пространств на физическое пространство.
Устройство адресации содержит адресный вход 1 блока 2 двухпортовой оперативной амяти, регистр 3 адреса, селектор 4 адреса, вход 5 номера виртуальной страницы, выход 6 номера физической страницы, вход 7 данных, вход 8 синхронизации обмена и вход 9 разрешения записи, Блок 2 содержит буферный регистр
10, мультиплексор 11 и асинхронный оперативный запоминающий узел 12.
Устройство работает следующим об20
30 разом.
Сначала записываются номера требуемых физических страниц, для чего
35 на адресный вход I устройства подается адрес, а на вход 8 — сигнал синхронизации обмена (БУМС), по которому селектор 4 адреса (фиг.l) в соответстВии со своим алгopHTMol работы (фиг ° 2)40 фиксирует факт обращения к блоку 2 в своем внутреннем триггере (Т), регистр 3 адреса фиксирует младшие разряды адреса, которые подаются на второй адресный вход (А2) блока 2, после этого на вход данных устройства поступает информация о номере требуемой физической границы и на вход 9 подается сигнал разрешения записи (D0UT), по которому селектор 4 адреса в соответствии с алгоритмом его работы выдает сигналы раэреп ения записи (W), Сигнал разрешения записи (W) обуславливает з апись информации по второму адресному входу блока 2. Снимая сигналы записи и синхронизации обмена, селектор 4 адреса переходит в начальное состояние. Таким образом, используя N циклов записи (3 определяется количеством младших разрядов (P) адреса, N=2 ), можно заполнить блок 2 требуемыми значениями номеров
Физических страниц, На этом заканчи" вается подготовительный этап работы устройства.
При работе устройства с расширением адреса на вход 5 поступает информация, задающая номер виртуальной страницы, которая поступает на первый адресный вход блока 2. Так как селектор 4 адреса ожидает появления сигнала синхронизации обмена и не выдает сигнал разрешения записи, блок 2 работает в режиме чтения и выдает на выход Dl информацию, соответствующую номеру физической страницы, т.е. происходит преобразование виртуального адреса в физический, Рассмотрим пример отображения виртуальных адресн»х пространств на физическое (фиг.4). Имеются два различных виртуальных адресных пространства (1 и 2), соответствующих разным задачам, которые отображаются на одно физическое адресное пространство.
Упорядоченные страницы (0,1,2...) первого виртуального адресного пространства отображаются в неупорядоченные страницы (0,5,7,...2...) физического адресного пространства, т.е. фрагментированное (состоящее из чередующихся случайным образом занятых и свободных страниц физичсское адресное пространство может соответствовать непрерывному виртуальному адресному пространству, что облегчает распределение памяти и ведет к более рациональному ее использованию.
Кроме того, некоторые физические страницы (например,.нулевая 0-я и
К-я) могут быть общими для задач, выполняющихся в различных виртуальных адресных пространствах.
Через эти страницы задачи могут производить обмен данными.
Так как отображение, показанное в примере, может изменяться во время выполнения задач, то эти задачи могут получать,чоступ к памяти, имеющий больший объем, чем вируальное адресное пространство (которое имеет фиксированный размер, зависящий от разрядности виртуального- адреса).
Таким образом, в предлагаемом устройстве обеспечивается расширение возможностей обмена данными между задачами и повышение гибкости распредеl628064 ления памяти за счет обеспечения переключаемости памяти в целом при разбиении ее на несколько независи(о отображае)1ых страниц. При этом, как и в протот1)пе, обеспе:.ивается расширение адресного пространства, Размер достигаемогс поло)кительного эфд)екта завис11т от соотношения чи"ла старших и младших разрядов при раз-tð биении виртуального адреса на две части, ксгда старшие разряды определяют номер . иртуальной страницы, а мпацшие — адрес внутри нес, и от разрядности блока 2. При увеличении доли 1 старших разрядов, опо()делающих номер виртуальной страниц11, увеличивается общее ч;1сло независимо отобрал(лемы> виртуаBbttttx ст раниц !Ipti уменьшен)п: размера отдельных стрс)нии, что приводит к увеличению гибкости раc;1ределения памяти. Однако при воэрас- )цп1 числа виртуальных страниц Bt(ct!otipttциально увел11чивается требуемая емкость блока 2, что при1 одвт к росту аппаратурных затрат. 1;роме того, возрастают накладные расходы, связанны(: с занесением в блок ? исходной информации при переклн)че11ии вирт альных ад— ресных пространств. Поэтому при о»ре- 30 делении требуемого количества виртуальных страниц. долж(.н дос.тягаться цекь торый оптимум, зависяииы от конкретных решаемых задач. Б приведе»ном варианте выполнения устройства виртуальное
35 адресное пространство разбивается на 16 страниц.
Разрядность блока 2 влияст на степень расширения адресного цространства. При этом минимальное число разря- 40 дов блока двухпортовой памяти Р„„„ч, при котором происходит расширение адресного пространства, определяется как Р,1 11я=И+1, где М вЂ” число старших разрядов виртуального адрес, задаю- 45 щих номер виртуальной страницы.
Макси11="л1 ная р BBpÿft,.:() c TB )ло двухпортовой цамят11 pBBII;i pt> ряднос 1 !1 данных, выдаваемых п1 оцессором иа шину.
При максимальной раз),я;;t )сг):, »осгигается макс.1матьнь1й положит -ль)сь101 эффект с то ски зре»ч1я расиiipett,1я г;ама и при iieBIIB)ti!тельнон1 роста сбс;., дования.
Ф о р м у л а и з о б р е e t! . я
Уст, "й.тво дл . адр ац)ц, со., рж;— щее селекте„апре; а, и.,форн tttttotltl.é вход (ото,)огc является 1 ".одом c TBptlitt .
С)аЭРЯДО, аД; PCÛ УотРОйСтВа, О т Л и I1 ю и(с . с я тем, чго,, с цепс>1.) рас .Itttpettiitt фу1!кц 1oи,с ьияк вс змо>кн. с— той зз сче г о )есле сени(я произво(»11о о отой ) B t
Hht t I3XC Jt — ЧХ.>Л М «(t ttttt>IX ) (. TP OIICT t l > ииф )ptl циоипый вхол регист;)а а."t оса является входом младших ра), ядов аЛ1>ест. устройства, выход, егистра (дрес з подключен к второму адресно..)у вх ду блока двухпортово11 оперативной tiамяти, вход разрешения работы селектора адреса подключен к уп)-.авляющсму вхоцу регистра адреса и явллотгя входом синхронизации обмена устройс.гва, управляющий вход селектора адреса является входом разрешен11я записи устройства, а управляющий выход селектора адреса подключен к входу разрешения записи-счигывзния блока двухпортовой оперативной памяти.
1628064
9LJ2, 2
16280Г>4
Фцзиюжо8 адресное пространппИ
Составитель А, Петров
Редактор А. Пежнина Техред П,Олийнь1к Корректор С, Черни
Заказ 342 Тираж 390 Подписно".
ВНИИПИ Гос а
Государственного комитета по изобретениям и открытиям ири ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101
