Сумматор по модулю три

 

Изобретение относится к вычислительной технике и может быть использовано для построения систем пе редачи и переработки дискретной информации . Целью изобретения является упрощение сумматора. Сумматор по модулю три содержит элемент И 1, сумма тор 2 по модулю два, элемент ИЗ, сумматор .4 по модулю два, элементы ИЛИ 5,6 и элементы ЗАПРЕТ 7,8 с с сот ветствующнми связями. 1 табл., 1 ил.

СОНИ СОВЕТСНИХ

СОЦИАЛКСТИЧЕСНИХ

РЕСПУБЛИН (Q)$ G 06 F .7/49

Рз

Чцрр

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A ST0PCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И (ЛНРЫТИЯМ

ПРИ ГКНТ ССО (21) 4 709244/24 (22) 23.06. 89 (46) 07.06.91. Бюп. В 21 (72) О.Н. Музыченко (53) 68! .325.5 (088.8) (56) Авторское свидетельство СССР

9 14014521 KTI G 06 F 7/49 ° 1986 °

Авторское свидетельство СССР

В 1381488, кл. С 06 F 7/49, 1986. (54) СУММАТОР ПО МОДУЛЮ ТРИ

„, SU„„1654812 A 1

2 (57) Изобретение относится к вычислительной технике и момет быть использовано для построения систем пе редачи и переработки дискретной информации. Целью изобретения является упрощение сумматора. Сумматор по модулю три содерзит элемент И 1, сумма тор 2 по модулю два, элемент И 3, сумматор,4 по модулю два, элементы

ИЛИ 5,6 и элементы ЗАПРЕТ 7.,8,с соот .

-.ветствующнми связями. 1 табл., 1 ил.

1654812

Входные коды

ОстаВыходной код

Сумма входток (x+Y)mod

Номера, элементов схемы нык кодов х+т о о о о о о о 1 о о 1,О о о о о 1 о о о о о о о о о

Изобретение относится к вычислительной технике и может быть использовано для построения систем передачи и переработки дискретной информа5 ции °

Цель изобретения — упрощение сумматора.

На чертеже изображена схема сумматора по модулю три. 10

Сумматор по модулю три содержит элемент И, сумматор 2 по модулю два, элемент И 3, сумматор 4 по модулю два, элементы ИЛИ 5 и 6 и элементы

ЗАПРЕТ -7 и 8. 15

Элемент И 1 и сумматор 2 по модулю два соединены входами с входными шинами сигналов Х и Y элемент И 3, и сумматор 4 по модулю два соединены входами с входными шинами сигналов 20

Х 1 и У<, элемент ИЛИ 5 соединен входа ми с выходами элемента И 1 и сумматора 4 по модулю два, а выходом — с прямым входом элемента ЗАПРЕТ 7, выход которого является выходом сигна- 25 ла Е первого разряда устройства, а второй инверсный вход — с выходом сумматора 2 по модулю два, элемент

ИЛИ 6 соединен входами с выходами сумматора 2 по модулю два и элемента

И 3, а выходом — с прямым входом элемента ЗАПРЕТ 8, выход которого является выходом сигнала Z< второго разряда устройства, а инверсный вход соединен с выходом сумматора 4 по модулю два.

Функционирование сумматора по модулю три поясняется таблицей, в которой приведены выходные сигналы всех элементов схем для всех разрешенных

t значений входных сигналов, соответствующих входным кодам Х -2 и У 2 °

Из таблицы видно, что при подаче на входы устройства кодов Х и Y на его выходах формируется код Z = (Х +

+ Y) mod 3.

Формула изобретения

Сумматор по модулю три, содержащий первый элемент И и первый сумматор по модулю два, соединенные входами с входными шинами первого разряда сумматора, второй элемент И и второй сумматор по модулю два, соединенные входами с входными шинами второго разряда сумматора, а также два элемента ИЛИ, о т л и ч а ю щ и йс я тем, что, с целью упрощения, он содержит два элемента ЗАПРЕТ, причем первый элемент ИЛИ соединен входами с выходами первого сумматора по модулю два и второго элемента И, а выходомс прямым входом первого элемента

ЗАПРЕТ, выход которого является выходом первого разряда сумматора, а инверсный вход соединен с выходом второго сумматора по модулю два, второй элемент ИЛИ соединен входами с выходами второго сумматора по модулю два и первого элемента И, а выходом — с прямым входом второго элемента ЗАПРЕТ, выход которого является выходом второго разряда сумматора, а инверсный вход соединен с выходом первого сумматора по модулю два.

Вьмодные снгнвлы элементов схемы