Устройство для выделения рекуррентного синхросигнала с обнаружением ошибок
Изобретение относится к электросвязи Цель изобретения - уменьшение времени установления синхронизма. Устройство со держит переключатель 1 режимов работы, блок 2 проверки на рекуррентность, селектор 3, эл-т И 4, эл-т ИЛИ 5, сумматор 6 по модулю два, эл-ты И-НЕ 7 и 8, RS- триггеры 9 и 11 и счетчик 10 Если в сумматоре 6 подряд фиксируются г совпадающих эл-тов, на выходе счетчика 10 появляется импульс переполнения, управляющий переключателем 1, который замыкает обратную связь для блока 2, переводя его в режим автономного генерирования рекуррентной последовательности Установка режима синхронизма осуществляется только в том случае, когда подряд г эл-тов, сравниваемых в сумматоре 6, совпадает 1 ил
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„„Я0„„1633507 (5l)5 Н 04 1 7 10
Г,:ОЮЗН Л. 4-) j) )
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АBTOPCKOMY СВИДЕТЕЛЬСТВУ
Cb
С4
СА
СЛ
С0 ) ГОСУДАРСТВЕННЫЙ КОМИТЕТ
flQ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4477807/09 (22) 23.08.88 (46) 07.03.91. Бюл. № 9 (72) 3. Й. Бедалис, А. А. Каяцкас и В. В. Кацман (53) 621.394.662 (088.8) (56) Авторское свидетельство СССР № 1198762, кл. Н 04 L 7/10, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ
РЕКУРРЕНТНОГО СИНХРОСИГНАЛА С
ОБНАРУЖЕНИЕМ ОШИБОК (57) Изобретение относится к электросвязи.
Цель изобретения — уменьшение времени установления синхронизма. Устройство содержит переключатель 1 режимов работы, блок 2 проверки на рекуррентность, селектор 3, эл-т И 4, эл-т ИЛИ 5, сумматор 6 по модулю два, эл-ты И вЂ” НЕ 7 и 8, RSтриггеры 9 и 11 и счетчик !О. Если в сумматоре 6 подряд фиксируются г совпадающих эл-тов, на выходе счетчика 10 появляется импульс переполнения, управляющий переключателем 1, который замыкает обратную связь для блока 2, переводя его в режим автономного генерирования рекуррентной последовательности. Установка режима синхронизма осуществляется только в том случае, когда подряд г эл-тов, сравниваемых в сумматоре 6, совпадает. 1 ил.
Изобрет(ние отно IIT(. я к алек гросвязи и может оыть ис(юльзовына для цикловой синхронизы (HH в системах передачи двоичной информации.
1(е tb>o»(обрс гения является умень(пение
Bремени усl ыновления сHHxðoíè Ji(13.
Ны чертеже представлены структурная электрическ JH сxt м 1 ус I !н)йс гB3 .1.(я выделения рекурр(нт>ног<> (. Itttxf)0(. ttl tt3, I3 с обнаружением ошибок.
Ус гройсl во для Btlдс.IBHèH рекурренгного синхрос> гнала i обнаружением ошибок содер кит lit. pBK.IIO÷il т<лчь 1 рсжимов работы, блок 2 Ilðîâåðêè ны рекуррен гнос(ь, селс ктор .), э.н мен I И 4, элемс н) И, IИ с>, (x м м (тор t) 110 мо;(у. 1 10 дв;1, Il(. p Bbl H 7 H и гoрой 8 элел(снты И НЕ, первый !х8-тригI åð !), счет IIIK Itl и BIO!)oH 1< 8->риггBð 1!.
Ус гройс I BO !)3 богilt г (Ji(. /tx кхцим образом.
1!ринимыемыя 11<оичн;1я (н>слсдовытельность сии хросигны Id черс (переключатель 1
tIO(TXti3eT НЫ Эпс МЕНГ И 4, КОтОрЫИ СОдЕркит рсгист)> с (Bitt.
И:(в(Tita, . г0 когда н блоке 2 ildilH dHo k ()i. .
/г+1-г0 э.н л(еtlTd этой 110< . å.(овы ге.(ьности.
Ехог,(ы В 6.10кс .(ctfltt<. itt(0 k элс м(нтОВ, ii3 I 0 Bblxo сс формируегся значение /г-(-1-10 элем("нта, которое в уммы горс (> сравнивыет(я с 110< гу 13(ощим на Вход 01()кы / +1 м элементом принимыел(ым синхросигналом На инверсном Выходе сумматоры 6 устанавливается высокий уровень, когда эти элеменгы совпадают. Это означыег, что в блок 2 записаны э.(ементы .Ч-последовательности It
ЧтО ПОСТУПИВ(НИИ ЭЛЕМЕНТ тЫКжЕ ЯВЛЯ<-тс и элементом этой М-(нкледовы гол(ьн<к ги На выходе элемента И, 1И 5 устынавлив()ег я единичный уровень, если хотя (>bi один элемент из записанныx В 6(ок 2 имееч значение единицы, и тем с3мым исключы 1(. я (f)3 03 т ЫВii Нlt((X(. Л1 Ы . КО I;13 II РИ и lt М Ы(. М Ы и сигнал сост0и I из î 1(их ну.1ей. Елоl/д3 элел(енты, сравнив;(с мыс B "уммылгоре 6, OB. ны 1ыют, го сttl палыми с еlo выходов открывается Ilt. рьыи э.н м(и г 11 НЕ.. 7 H зш(ирается BIOpt>A элеменг И НЕ 8 1;t«toBIIA импульс, поступив(ний через открыпгыи (н рвый элемс нт 11 HI 7 устынавл ивы T
К8-триггер 11 В нулевое сосTояниt. и низким уровнем с Il f>HNI(!I и(,о (il второго f(8г р и г I B ð d 1 1 у с I il l t d B л и В ы е тс я (. < t (T t t û f(ре ж и м с четчику <), когорыи IIOT(
Если в сул(л(3 гор(() но,(ря 1 зафиксированы
r coB»3дающих элементов, на выходе счетчика 10 появляется импульс переполнения, который посту((ыет на управляющий вход переключателя 1 режимов работы и устанав.(ивает первый триггер 9 в единичное состояние, который отключает первый информационный вход переключателя 1 от его вы.ходii и подключает второй информационный вход на выход переключателя 1, (ымыкыя тем самым обратную связь для блока 2, и нереводиг последний в режим автономного генерирования рекуррентиой последовательности согласно многочлену F(x).
Входы сумматора 6 соединяются, это озна(ает, что на его инверсном выходе устанав15 ливыется единичный уровень и счетчик 10 формирует импульсы перепочнения, которые (1<.дгверж,iыюг единичное состояние первого
К8-три(геры 9. Импульс переполнения устанавливает последний в единичное состояние, э,)еменг И Л отпирается и при достиже20 ни и в се.(екторе 8 селект ируемой комби(I(illèè на его выходе формируется имtIiitüB. который поступает на выход vcTроис I B3, 3 также на первый управляющий Вход переключателя 1 и на вход nepl«>l 0 Ех 8-триггера 9. 1!од действием этого импу lb(3 первый К8-триггер 9 и переключыi(ль 1 опрокидываются в исходное состоянис, размыкая обратную связь для блока 2. .Еополнительно сигналом с выхода элемента
И 4 сбрасывае(ся в нулевое состояние блок 2.
Усгройство начинает новый цикл приема.
Ес.(и в процессе приема появляются ошибки, Hd прямом выходе сумматора 6 устанавливается высокий уровень, который отпирает второй элемент И НЕ 8 и тактовым импульсом счетчик 10 устанdвчивается в еди35 и и ч нос состоя н не, тем самым сбрасывая с и. г (ик 10 в исходное состояние.
Установка режима синхронизма осущест. вляегся только в том случае, когда подряд элемс нтОВ, сравниваемых в сумматоре, t>,совпадает. Импульс переполнения на выхо40 д«счетчика 10 формируется только в том случае, когда k+r элементов принятого синхросигнала являются элементами М-последоныгс.(ьносги, генерирующим по IHHoMOM которой является многочлен 1 (х). Если принять, ч l 0 Bмкость счетчика 10 г=К блоком 2 и сум4с ма(ором 6 проверено на рекуррентность 2k э.l(м IITOB принимаемой последовательности.
Фор.(((/.la изобретения
Устройство для выделения рекуррентно50 го синхросигнала с обнаружением ошибок, В<>.1ер кащее последовательно соединенные пе-! и к.(ючатель режимов, блок проверки на рер«курренгность (Ь!1Р), селектор и элемент
И, ы также элемент И, 1И, счетчик и перин(и /(-> григг(. р, BbixO T которого подключеli к вгорому входу элемента И, выход которого является выходом устройства и г/одклк)чен к /(>-Вхо(у перво(о /(>Л-триггера, и h первым управляющим входам Ы1Р
1633507
Составитель О. Мелькова
Редактор Н. Рогулнч Техред А. Кравчук Корректор И Муска
Заказ 623 Тираж 388 Подписное
ВНИИПИ Государственного комитета,по изобретениям и о р м и отк ытиям п и ГКНТ СССР
I 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5 а тент», г. Уж го од, ул. Га гари íà, I 0 I
Производственно-издательскии комбинат «
5 и переключателя режимов, первый информационный вход которого является информационным входом устройства, а второй информационный вход подключен к информационному выходу БПР, сигнальные выходы которого подключены к входам элемента
ИЛ И, отличающееся тем, что, с целью уменьшения времени установления синхронизма, введены последовательно соединенные сумматор по модулю два, первый элемент И вЂ” НЕ и второй RS-триггер, а также второй элемент И вЂ” НЕ, первый и второй входы которого подключены соответственно к прямому выходу сумматора по модулю два и к соединенным между собой тактовым входам первого элемента И вЂ” HE, счетчика и
БПР и являются тактовым входом устройства, выход элемента ИЛИ подключен к сиг5 нальному входу первого элемента И вЂ” НЕ, вы ход второго элемента И вЂ” НЕ через второй
RS-триггер подключен к управляющему входу счетчика, выход которого подключен к
S-входу первого RS-триггера и второму управляющему входу переключателя режимов, выход и второй информационный вход которого подключены ссютветственно к первому и второму входам сумматора по модулю два.
