Логический элемент на биполярных и моп-транзисторах

 

Изобретение относится к импульсной технике и может быть использовано в цифровых схемах. Цель изобретения - повышение надежности устройства путем устранения сквозного тока в выходном каскаде. Это достигается за счет введения пятого N-канального МОП-транзистора. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (!9) (i!) А1 (;1)g P. 03 К 19/08, 19/094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОВРЕМНИЯМ И ОТМ ЫТИЯМ

ПРИ ГННТ СССР (21) 4471913/24-21 (22) 20. 06.88 (46) 23.12.90. Бюл. В 47 (72) В.П.Акопов (53) 621.374 (088.8), (56) Заявка ЕРВ !i 196616, кл. Н 03 К 19/094, 1986.

2 (54) ЛОГИЧЕСЕИИ ЭЛЕМЕНТ НА БИПОЛЯРНЫХ И ИОП-ТРАНЗИСТОРАХ (57) Изобретение относится к импульсной ехнике и может бьггь использовано в .;ифровых схемах. Цель изобретения — повьыение надежности устройства путем устранения сквозного тока в вьиодном каскаде. Это достигается за счет введения пятого и-канального

МОП-тра нэист ора . 1 ил .

16158 77

Изобретение относится к импульсной технике и может быть использовано в цифровых схемах.

Цель изобретения - повышение на5 дежности путем устранения сквозного тока в выходном каскаде.

На чертеже представлена электрическая схема логического элемента.

Логический элемент содержит пер- 10 вый 1, второй 2 р-канальные МОП-транзисторы, первый 3, второй 4 и третий 5 и-канальные МОП-транзисторы,, первый 6 и второй 7 биполярные и-р-и: транзисторы, входную шину 8, шину 9 питания, общую шину 10, выходную ши ну 11.

Входная шина 8 соединена с затворами транзисторов 1, 3 и 5. Исток, транзистора 1, сток транзистора 5 и коллектор транзистора 6 соединены с шиной 9 питания. Сток транзистора 1 соединен со стоком транзистора 3, :затворами транзисторов 2 и 4 и базой .транзистора 6, эмиттер которого со" единен с выходной шиной 11 и коллектором транзистора 7. База транзисто ра 7 соединена со стоками транзисторов 4 и 2, исток которого соединен с истоком транзистора 5. Истоки транзисторов 3 и 4 и эмиттер транзистора

:7 соединены с общей шиной 10.

Логический элемент работает сле, дующим образом.

При подаче на входную шину 8 низ кого потенциала логического "0" транзистор 3 закрыт, транзистор

;открыт. При этом на стоке транзисто) ра 1 сформирован потенциал, близкий по величине напряжению источника питания; который удерживает транзистор 40

2 в закрытом состоянии, а транзистор

4 - в открытом. Открытое состояние транзистора 4 формирует на базе транзистора 7 потенциал, близкий потенциалу общей шины 10, вследствие 45 чего транзистор 7 закрыт. Благодаря высокому потенциалу на стоке транзистора 1, на эмиттере транзистора

6 (выходной шине 11) сформирован высокий потенциал логической "1". 50

При возрастании входного напряжения до величины, равной половине напряжения питания, транзисторы 5 и

2 находятся в закрытом состоянии, так как возникающая при этом разность потенциалов между затворами транзисторов 5 и 2 меньше напряжения отпирания этих транзисторов. Например„ при величине входного напряжения, равной половине напряжения питания, потенциал на стоке транзистора 1 соответственно также равен половине напряжения питания, т.е. и потенциал на затворах транзисторов 5 и 2 равен этой же величине, а поскольку истоки транзисторов 5 и 2 соединены между собой, то оба эти транзистора закры- ты.

При дальнейшем возрастании входного напряжения потенциал на стоке транзистора 1 соответственно уменьшается и наступает момент, когда разность потенциалов между затворами транзисторов 5 и 2 становится больше напряжения отпирания этих транзисторов. При этом транзистор 4 еще открыт и поэтому транзистор 7 продолжает оставаться закрытым, вследствие чего сквозной ток через .транзисторы выходного каскада не протекает.

К моменту, когда потенциал на стоке транзистора 1 становится близким к потенциалу общей шины 10, транзисторы 4 и 6 закрываются, а транзисторы 5 и 2 максимально открываются, что приводит к формированию такого базового тока транзистора 7., при котором этот транзистор входит в насыщенное состояние, на выходной шине

11 присутствует низкий потенциал логического "0" и сквозной ток через транзисторы выходного каскада не протекает.

Формула и з о б р е т ения

Логический элемент на биполярных и МОП-транзисторах, содержащий входную шину, соединенную с затворами первого и второго МОП-транзисторов, шину питания, соединенную с истоком первого МОП-транзистора и коллектором первого биполярного транзистора, база которого подключена к стокам первого и второго МОП-транзисторов, эмиттер — к выходной шине и коллектору второго биполярного транзистора, эмиттер которого соединен с общей шиной, база подключена к стокам третьего и четвертого МОП-транзисторов, затворы которых подсоединены к стоку первого МОП-транзистора, а истоки второго и четвертого МОП-транзисторов-кобщейшине, отлич аю1п и и .с я тем, что, с целью повышения надежности, в него введен пятый

158? 7

Составитель А,Цехановский

Техред М;Дидык Корректор А,Обручар

Редактор Н.Тупица

Заказ 3996 Тирак 664 Подписно

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.уагород, ул. Гагарина, 101

16

МОП-транзистор, причем сток пятогоМОП-транзистора соединен с шиной пи тания, затвор - с входной шиной, исток — с истоком третьего МОП-транзистора, первый, третий МОП-транзисторы — одного типа проводимости, второй четвертый, пятый MOII-транзисторы — другого типа проводимости, первый и второй биполярные транзисторы — одного типа проводимости.