Многофункциональный логический модуль

 

Изобретение относится к микроэлектронике и импульсной технике и предназначено для реализации симметрических булевых функций. Цель изобретения - упрощение многофункционального логического модуля. Многофункциональный логический модуль содержит логические ячейки 13 - 27, каждая из которых реализована на КМОП-транзисторах и выполняет функцию исключающее ИЛИ между одним из входных сигналов и конъюкцией двух других входных сигналов. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧ Е С К ИХ

РЕСПУБЛИК (я)5 Н 03 К 19/094

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

RO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4654992/24-21 (22) 23.02.89. (46) 07.10,90. Бюл.М 37 (72) Н,А..Егоров, Л.Б. Авгуль, В,И. Костеневич и В.И. Гришанович (53) 681.325.65(088.8) (56) Применение интегральных микросхем в электронной вычислительной технике;

Справочник/ Под ред. Б.Н, Файзулаева, Б.В. Тарабрина. — M. Радио и связь, 1987,— с.56, рис. 3.55.

Авторское свидетельство СССР

М 1264336, кл. Н 03 К 19/094, 1985.

„„5U „„1598161 А1 (54) МНОГОФУН КЦИОНАЛЬ Н Ы Й ЛОГИЧ ЕСКИЙ МОДУЛЬ (5?) Изобретение относится к микроэлектронике и импульсной технике и предназначено для реализации симметрических булевых функций, Цель изобретения — упрощение многофункционального логического модуля, Многофункциональный логический модуль содержит логические ячейки 13-27, каждая из которых реализована на КМОП-транзисторах и выполняет функцию исключающее ИЛИ между одним из входных сигналов и конъюнкцией двух других входных сигналов. 2 ил.

1598161

Изобретение относится к микроэлектротехнике и импульсной технике и предназначено для реализации симметрических булевых функций (СБФ) п переменных.

Цель изобетения — упрощение многофункционального логического модуля.

На фиг.1 приведена структурная схема предлагаемого многофункционального логического модуля при n=5; на фиг,2 — принципиальная схема логической ячейки на

МОП-транзисторах.

Модуль содержит n=5 информационных шин 1-5, и+1 настроечных шин 6-11, выходную шину 12, п=5 логических ячеек первой линейки 13-17, и-1 логических ячеек второй .линейки 18-21, и-2 логических ячеек третьей линейки 22 — 24, n — 3 логических ячеек четвертой линейки 25 и 26, и-4 логических ячеек пятой линейки 27.

Логический элемент И собран на транзисторах 28-30, элемент сложения по модулю два — на транзисторах 31-35.

Первая входная шина элемента сложения по модулю два (затвор транзистора 33) соединена с первой настроечной шиной 36 логической ячейки. вторая настроечная шина 37 которой соединена с первой. входной шиной элемента И (затвор транзистора 28), вторая входная шина которого (затвор транзистора 29) соединена с информационной шиной 38 логической ячейки. Выходная шина элемента И (сток транзистора 30) соединена с второй входной шиной элемента сложения по модулю два (затвор транзистора 32), выходная шина которого (сток транзистора 34) соединена с выходной шиной

39 логической ячейки. Электрическое питаwe элементов И и сложения по модулю два осуществляются по шинам 40 и 41.

Логическая ячейка описывается выражением у-Uq+Uzx, где у — сигнал на выходной шине ячейки;

UIi.-1,2 — сигнал Hà j-й настроечной шине ячейки; х — сигнал на информационной шине ячейке.

В общем случае многофункциональный логический модуль на МОП-транзисторах, реализующий все функции и переменных, содержит и информационных и n+1 настроечных шин, и линеек логических ячеек, каждая i-я (l-1,n) из которых содержит и-1+1 ячеек. Информационная шина каждой логической ячейки i-й линейки соединена с I-A информационной шиной модуля, i-я настроечная шина которого соединена с первой настроечной шиной I-й логической ячейки первой линейки,(п+1)-я настроечная шина модуля соединена с второй настроечной шиной и-й логической ячейки первой линейнейки соединена с выходной шиной

10 модуля. Вторая информационная шина р-й логической ячейки I-й линейки (р=1,n-l, l=1,пI) соединена с первой информационной шиной (р+1)-1-й логической ячейки 1-й линейки.

20 настроечная шина которой соединена с первой входной шиной элемента сложения по первая входная шина которого соединена с

25 второй настроечной шиной логической ячейки, информационная шина которой соединедуль работает следующим образом.

35 наборе значений и аргументов с i единицами (0

50 только тогда. когда! e{a>, az...ai) и, кроме того, имеет место

45 ки. Первая настроечная шина -й логической ячейки k-ro яруса (k=2n,j-1.п-1+1 соединена с выходной шиной j-й логической ячейки (k-1)-й линейки, вторая настроечная шина (n-k+1)-й логической ячейки соединена с выходной шиной (n-k+2)-й логической ячейки (k-1)-й линейки. Выходная шина логической ячейки п-й лиКаждая логическая ячейка содержит выполненные на МОП-транзисторах элемент И и элемент сложения по модулю два, выходная шина которого соединена с выходной шиной логической ячейки, первая модулю два, вторая входная шина которого соединена с выходной шиной элемента И, на с второй входной шиной элемента И, Многофункциональный логический моНа информационные шины подаются двоичные переменные x>...xn, на настроеч- ные шины — сигналы настройки у .. yn... л, значения которых принадлежит множеству

{0,1). На выходной шине реализуется некоторая функция и переменных F=F(x>, xn), определяемая вектором у (Р)=(y, y>...y л).

Поясним алгоритм настройки модуля. Пусть симметрическая булева функция F существенно зависит от и аргументов x>, xz,..., xn u

a>, az,..., аг — рабочие числа, где 1 < r< и+1.

Такую функцию обозначим через Fn "- ".

Если -1, то функция F» называется элементарной (или фундаментальной) функцией;

Произвольная функция F=F(xt, х,..., х ) может быть задана двоичным вектором л(Е)- (хо, л f,...,л n), где л — значение F на (любом) F- = л,Г „Чл Г„ Ч...Чж„Г3, Следовательно, определение вектора лЯ-(л, л ...л,A) некоторой функции F сводится к нахождению таких элементных функций, поразрядная дизъюнкция двоичных

1598161

1Го Х1 уо

У10 О у2 0 р у4 0

) 5

1т2 гз 7г4 1т5

0 1 0

I I I

I 0 0

1 0

I! номеров которых дает двоичный номер исходной функции F, Функцию F можно представить посредством (и+1)-разрядного двоичного вектора .

)(F)=(yp, y1,..., yn, где yi= 1 (I=O,n) в том и только 5 в том случае, когда (все) слагаемые ранга i входят в полином Жегалкина данной функции. Компоненты вектора y(F) являются соответствующими сигналами настройки многофункционального логического моду- 10 ля.

Таким образом, можно выделить следующие этапы нахождения вектора настройки

1Я модуля на реализацию заданной. функции F=F (х1, х ): 15

1, Определяется множество элементарных функций, поразрядная дизьюнкция двоичных номеров которых дает двоичный номер (таблицу истинности) заданной функции. 20

2. По виду найденных элементарных функций определяется вектор л(Г)=(ло, 1 1 " Ли)

3. Вектор л (Е) преобразуется в вектор настройки y(F), например, указанным выше методом "треугольника", Пример.

Найти вектор настройки y(F) предлагаемого модуля (n=5) на реализацию функции

F=F (X1,Х5)=Х1Х2Х3 (X4YX5)Y(XfX2X3YX1X2X3V

УХ1Х2ХЗ) i Х4X5V(X 1X2XÇYX1X2XÇV Xf X2X3) X 4X5 Y

ЧХ1Х2ХЗ(Х4 +Х5)ЧХ1Х2ХЗХ4Х5.

Функцию Р(х1,Х5) можно представить в виде: (Х1,Х5)Щ0 5 v f F5 WCZF5 чЛЗГ5 v F5 чд5 5 5

Причем двоичные номера элементарных функций для n=5 имеют вид:

F 5О N 5О=(1000 0000 0000 0000 0000 0000

0000 0000 );

F 51 Й 51=(0110 1000 1000 0000 1000 0000

0000 0000)

Fs N5 =(0001 01100110 100001101000

3 3

F 53 N 53 (0000 0001 0001 0110 0001 50

0110 0110 1000);

Fs N5 =(000000000000000100000001

0001 0110);

F5 й5 = (0000 0000 0000 0000 0000

0000 0000 0001);

Двоичный номер заданной функции йр-(1111 1110 1110 1001 11101001 1001

0110)

Очевидно, что

Np =Ы5 NS. Ns Й5 или

Р(Х1,Х5) = Р5 ч F5 a Fs у F5

Тогда л (F)=(1 1,1,0,1,0).

Используя метод "треугольника", преобразуем л (Р) в y(F):

Откуда ЯР) = (1,0,0,1,0,1).

Следовательно, сигналы логической единицы должны быть поданы на первую 6, четвертую 9 и шестую 11 настроечные шины модуля, а сигналы логического нуля — на вторую 7, третью 8 и пятую 10 настроечные шины (фиг.l).

Первообразная предлагаемого модуля при п=5 (фиг.1) описывается выражением:

F(x1,Хn)=yo+y1(X f+X2+... +X5)+y2(X1X2+X1X3+

° " "+Х4Х5)+) З(Х1Х2ХЗ+ Х1Х2Х4+ +XÇX4X5)+

y4(X 1 X2X3X4+.,+Х2ХЗХ4Х5)+Ях f Õ2ÕÇÕ4Õ5.

Формула изобретения

Многофункциональный логический модуль на МОП-транзисторах, содержащий и (и — количество аргументов реализуемых симметрических булевых функций) линеек логических ячеек, информационная шина каждой логической ячейки i-й линейки соединена с i-й информационной шиной модуля (i=1,n), i-я настроечная шина которого соединена с первой настроечной шиной 1-й логической ячейки первой линейки, (n+1)-я настроечная шина модуля соединена с второй настроечной шиной и-й логической ячейки первой линейки, первая настроечная шина -й логической ячейки k-го яруса (k=2,n, j=1,n — k+1 соединена с выходной шиной j-й логической ячейки (k — 1)-й линейки, вторая настроечная шина (n — k+1)-й логической ячейки соединена с выходной шиной (n

k+2)-й логической ячейки (k — 1)-й линейки, выходная шина логической ячейки (n-й линейки соединена с выходной шиной модуля, отличающийся тем, что, с целью упрощения, вторая информационная шина р-й логической ячейки I-й линейки (р=l, и- l, I=1, п-1} соединена с первой информационной шиной (р+1)-й логической ячейки р-й линейки, а каждая логическая ячейка содержит выполненные на МОП-транзисторах элемент И и элемент сложения по моду1598161

Составитель О.Скворцов

Редактор В.Бугренкова Техред M.Mîðãåíòàë Корректор С.Шекмар

Заказ 3070 Тираж 664 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва. Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101 лю два, выходная шина которого соединена с выходной шиной логической ячейки. первая настроечная шина которой соединена с первой входной шиной элемента сложения по модулю два, вторая входная шина которого соединена с выходной шиной элемента И, первая входная шина которого соединена с второй настроечной шиной логической ячейки, информационная шина которой соеди5 нена с второй входной шиной элемента И.