Устройство для контроля кода "1 из @

 

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре контроля цифровой техники. Обеспечивая анализ нескольких разрядов контролируемого хода в течение одного периода тактовой частоты, оно повышает быстродействие устройства. Устройство содержит элемент ИЛИ 1, счетчики 2 и 3 импульсов, мультиплексор 4, дешифратор 5 нуля и сумматор 6. 1 ил.

СОЮЭ СОВЕТСНИХ, СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<19» (lt»

А1 (У1) Н 03 М 7/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4407893/24-24 (22) 01.02. 88 (46) 23.09,90,Бюп, N - 35 (72) А. Сафин (53) 621, 395. 341 (088, 8) (56) Авторское свидетельство СССР

1Ф 1195451, кл. Н 03 М 7/22, 1984, Авторское свидетел ьст во СССР

9 1345353, кл. Н 03 M 7/22, 1986 ° (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА

"1 ИЗ nit

2 (57) Изобретение относится к вычислительной технике и может быть использовано в аппаратуре контроля цифро-. вой техники, Обеспечивая анализ нескольких разрядов контролируемого хода в течение одного периода такто-вой частоты, оно повышает быстродействие устройства, Устройство содержит элемент ИЛИ 1, счетчики 2 и 3 импульсов, мультиплексор 4, дешифратор 5 нуля и сумматор 6 ° I ил, 1594705

10 f5

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре контроля цифровой техники, Цель изобретения - повышение быстродействия устройства, На чертеже приведена функциональ" ная схема устройства, Устройство содержит элемент

ИЛИ 1, первый и второй счетчики 2 и

3 импульсов, мультиплексор 4р дешифратор 5 нуля .и сумматор 6, На чертеже позициями 7 - 9 обозначены инфо р мацио нные входы, у пр авл я ющий

Вход и вход установки устройства соответственно, позицией 10 - выход устройства, Устройство работает следующим об" разом, Перед началом работы сигналом с входа 9 счетчики 2 и 3 устанавливаются в нулевое состояние, На информационные входы мультиплексора 4 с входов 7 поступает п-разрядный конт" ролируемый код, Мультиплексор 4 начинает опрос кода по три разряда, По нарастающему фронту тактового сигнала с входа 8 на счетном входе меняется состояние счетчика 2 и кодовая комбинация на адресных входах мультиплексора 4, По низкому уровню тактового сигнала опрашиваемые три разряда кода передаются на входы сумматора 6, Если в проверяемом и-разрядном коде не содержится ни одной "1", то на выходе дешифратора

5 нуля формируется сигнал логической

lt ll

1, которыи поступает через элемент ИЛИ 1 на вход 10 устройства в качестве сигнала ошибки, Если в проверяемом коде содержится одна "1", то на выходе 10 сигнал ошибки не появится. Если в проверяемом коде содержится больше одной "1", то возможны два варианта работы устройства, Первый вариант: если две или более

11

1 содержатся в одновременно опра" шиваемых трех разрядах кода, в этом случае на выходе переноса сумматора

6 появляется логическая "1" которая через элемент. ИЛИ 1 поступает на ab>ход 10 устройства в качестве сигнала ошибки. Второй вариант: если по одной

1 содержится в нескольких последовательно опрашиваемых тройках разрядов, в этом случае сигнал с выхода суметь сумматора 6 поступает на счетный вход счетчика 3, и сигнал ошибки на выходе 10 формируется при появленин логической "1" на выходе второro разряда счетчика 3 °

Дпя случая, когда n=2, и 4, и 5 и т.д,, т,е, когда п не кратно трем, на входы мультиплексора 4, дополняющие до кратности трем, постоянно подаются нулевые сигналы, Таким образом, в устройстве реализуется анализ одновременно нескольких разрядов контролируемого .кода (трех разрядов) за один период тактовой частоты, Ф о р мул а и з о б р е т е ни я

Устройство для контроля кода "1" из п", содержащее счетчики импульсов, мультиплексор и дешифратор нуля, выход которого соединен с первым входом элемента ИЛИ, выход которого является выходом устройства, выходы разрядов первого счетчика импульсов соединенные с соответствующими адресными входами мультиплексора, выход второго счетчика импульсов соединен с вторым входом элемента ИЛИ, счетчный вход первого счетчика импульсов объединен с управляющим входом мультиплексора и. является управляющим входом устройства, входы дешифратора нуля объединены с соответствующими информационными входами мультиплексора и являются информационными входами устройства, входы уст ано в ки перво го и вт ор ого счетчиков импульсов объединены и являют ся входом установки устройства, о тличающе еся тем, что, с целью повышения быстродействия устройства, в него введен сумматор, выход суммы которого соединен со счетным входом второго счетчика импуль-. сов, выходы мультиплексора соединены с соответствующими входами сумматора, выход переноса которого соединен с третьим входом элемента ИЛИ,