Десятичный сумматор в избыточной системе счисления

 

Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств цифровых ЭВМ. Цель изобретения - упрощение сумматора. Каждый разряд десятичного сумматора в избыточной системе счисления содержит восемь одноразрядных сумматоров, девять элементов И, шесть элементов ИЛИ, элемент И-НЕ, элемент ИЛИ-НЕ, три элемента НЕ. 1 ил.

СОЮЗ СааЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

®)5 с 06 F 7/49

1 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbtTHRM

ПРИ ГКНТ СССР.(21) 4462590/24-24 (22) 20.07.88 (46) 23.09.90. Бюл. Р 35 (71) Кишиневский политехнический институт им. С.Лазо (72) В.С.Гыскэ и Л.Т.Кирьяк (53) 681.325 (088..:) (56) Авторское свидетельство СССР

Р 924698, кл. л Об F 7/49, 1980.

Авторское свидетельство СССР

У 1019441, кл. G 06 F 7/50, 1981.

Рабинович Я,П., Раманаускас В.А.

Типовые операции в вычислительных машинах. — Киев: Техника, 1980, с. 125, рис. 17.

Авторское свидетельство СССР

В 1256015, кл. C Об F 7/40, 1985.

Изобретение относится к цифровой вычислительной технике и может быть использовано при проектировании арифметических устройств цифровых ЭВМ.

Цель изобретения — упрощение сумматора.

На чертеже приведена схема одного разряда десятичного сумматора в избыточной системе счисления.

Сумматор содержит блок 1 формирования промежуточного результата, блок

2 формирования переноса, блок 3 коррекции, блок 4 формирования конечного результата, четырехразрядные входы первого 5 и второго 6 операндов, вхощ 7 и 8 положительного и отрицательного переноса из предыдущего де„„ЯУ;„, 15 4 24 А t

2 (54) ДЕСЯТИЧНЫЙ СУ1Ф1АТОР В ИЗБЫТОЧНОЙ СИСТЕИЕ СЧИСЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств цифровых ЭВМ.

Цель изобретения — упрощение сумматора. Каждый разряд десятичного суммато. ра в избыточной системе счисления содержит восемь одноразрядных сумматоров, девять элементов И, шесть элементов ИЛИ, элемент И-НЕ, элемент ИЛИ-НЕ, три элемента НЕ. 1 ил. сятичного разряда сумматора, выходы

9 и 10 положительного H отрицательного переноса в следующий разряд сум- ф матора,.четырехразрядный выход 11 суммы и управляющий вход 12 определения операции, одноразрядные сумматоры

13 — 20, элементы ИЛИ 21 — 26, элементы И 27 — 35, элементы HF. 36 — 38, элемент ИЛИ-НЕ 39 и элемент И-НЕ 40.

Десятичный сумматор в избыточной системе счисления работает согласно следукщему алгоритму. ° и

На первом этапе вычисляется промежуточный результат

ы. = К.+ у где Х . и У вЂ” цифры i-ro разряда пер-1 ного и второго операндов соответствен1594524 но. При этом они представляются в десятичной избыточной знакоразрядной системе счисления и принимают значения из диапазона -6 6 Х; (6.

На втором шаге определяется значение десятичного переноса в старший разряд исходя из следующих соображений:

P; = 1, если W, > 6; 10

Р = -1, еслибы; <-5", Р; = О, если -4 Ч. <5, На третьем шаге вычисляется конечньп результат путем коррекции промежуточной суммы согласно выражению 1-1 10 э где Б. — ци<)ра i-r o разряда суммы.

Положительные циАры закодированы двоично-десятичным кодом 8421, а отрицательные — дополнениями до 16.

Старший разряд кода указывает на ее знак (О - плюс, 1 — минус) .

На четырехразрядные входы 5и 6 подаются циАры операндов. При выполнении сложения циАры операндов подаются без 25 изменений, и на управляющий вход !2 подаетсл логический "0 ". При выполнении вычитания циАры уменьшаемого подаются на четырехразрлдный вход 5 без изменений, а цифра вычитаемого на четырехразрядный вход 6 в обратном коде. При этом на управляющий

rt 11 вход 12 подается логическая 1

Тем самым реализуется изменение знака цидю вычитаемогo iIB. обратный, так кпк вычитание знакоразрлдных, чисел осуществляетсл как сложение согласно следующему выражению х; — ; = х,- - . (- ;).

Блок 1 Аормирования промежуточного результата, состоящий из одноразрлдньгл сумматоров 13-16, логических элементов И 33-35, логического элемента HE 38 и логического элемента .

ИЛИ 26, реализует первый шаг алгоритма. На выходах одноразрядных сумматоров 13-16 и логического элемента ИЛИ 26 образуется пятиразрядный промежуточный результат. Положительные значения закодированы как двоичные целые, а отрицательные — дополнениями до 32.

В зависимости от величины промежуточного результата в блоке 2 Аормирования переноса, состоящем из ло55 гических элементов И 27-29, логического элемента ИЛИ 22, логическогс элемента НЕ 36 и логического элемента

И-Ш". 40, определяетсл значение, переноса в следующий старший десятичный разряд. Согласно второму шагу алгоритма перенос может быть равен

1, -1 либо О. Признаком равенства его единице является наличие логической "1" на выходе 9, .а равенства -1 — наличие логической " 1" на выходе 10. Наличие логического "0" на обоих выходах 9 и 10 соответствует равенству нулю переноса.

В блоке 3 коррекции, состоящем из логических элементов И 30-32, ИЛИ 21, 23-25, логического элемента

НГ 37 и логического элемента ИЛИ-НЕ

39, определяется величина P-10. Ее четырехразрядный код образуется на выходах элементов ИЛИ 21, 23-25.

Сложение этой величины с промежуточным результатом осуществляется в блоке 4 Аормироваиия конечного результата, состоящем из одноразрядных сумматоров 17-20, Тем самым в блоках 3 и 4 (коррекции и Аормирования . конечного результата) реализуется третий шаг алгоритма.

Входы и выходы положительного и отрицательного переносов используются для связи между разрядами в параллельном многоразрядном десятичном сумматоре в избыточной знакоразрядной системе счисления.

Рассмотрим пример сложений десятичных знакоразрядных чисел по выDJe приведенному алгоритму. Значения операндов в обычном десятичном представлении равны Х = 26345, à Y = — 18094.В знакоразрядном представлении их значения соответственно равны Х = 34345, Y = 22114.

Номер разряда 4 3 2 1 0

Операнд Х 3 4 3 4 5

Операнд Y ? 2 1 1 4

Промежуточный результат 5 -6 4 3 9

Перенос -1 О. 0 1 0

Коррекция -1 10 О 1, -10

Окончательный результат 4 4 4 1

В обычном десятичном представлении результат вычислений будет равен

44439, что подтверждает правильность приведенного алгоритма.

Формула изобретения

Десятичный сумматор в избыточноч системе счисления, содержащий в каждом разряде первый, второй, трежительного переноса сумматора и соединен с первыми входами элемента ИЛИHF., четвертого элемента И и третьего элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ-НЕ, первыми входами пятого элемента И и четвертого элемента

ИЛИ и является выходом отрицательного переноса в следующий десятичньй разряд сумматора, второй вход первого элемента ИЛИ соединен с входом второго элемента НЕ и первым входом шестого элемента И, второй вход которого соединен с выходом элемента ИЛИ-НЕ, а выход соединен с вторыми входами третьего и четвертого элементов ИЛИ и первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, второй вход которого соединен с выходом второго элемента HF. и вторым входом четвертого элемента И, выход которого соединен с третьим входом пятого элемента ИЛИ, выходы пятого, третьего и четвертого элементов ИЛИ соединены с вторыми информационньпчи входами соответственно шестого, седьмого и восьмого одноразрядных сумматоров, выходы суммы пятого, шестого, седьмого и восьмого одноразрядных сумматоров являются выходами сумм соответствуюших разрядов сумматора, о тл и ч а ю шийся тем, что, с целью упрощения сумматора, он содержит седьмой, восьмой и девятый элементы

И, третий элементы HF. выход переноса четвертого одноразрядного сум- . матора соединен с входом третьего элемента НЕ, выход которого соединен с первыми входами седьмого и восьмого элементов И, вторые входы которых соединены соответственно с первым и вторым информационными входами четвертого одноразрядного сумматора и с первым и вторым входами девятого элемента И, выходы седьмого, восьмого и девятого элементов

И соединены соответственно с первым, вторым и третьим входами шестого элемента ИЛИ, выход которого соединен с входом первого элемента НЕ.

1594524 тий, четвертый, пятый, шестой, седьмой, восьмой одноразрядные сумматоры, шесть элементов И, шесть элементов ИЛИ, два элемента НЕ> элемент

И-НЕ, элемент ИЛИ-НЕ, причем первые

S и вторые информационные входы первого, второго, третьего, четвертого одноразрядных сумматоров являются входами соответствующих разрядов соответственно первого и второго операндов сумматора, выходы переноса перного, второго, третьего одноразрядных сумматоров соединены соответственно с входами переноса второго, третьего, четвертого одноразрядных сумматоров, выходы суммы первого, второго, третьего, четвертого одноразрядных сумматоров соединены с первыMH информационньпи входами соответ- 2О ственно пятого, шестого, седьмого, восьмого одноразрядных сумматоров, выходы переноса пятого, шесгого, седьмого одноразрядных сумматоров соединены с входа;=л переноса соот- д вественно шестого,, седьмого, восьмого одноразрядных сумматоров, первый и второй входы первого элемента ИЛИ являются входами соответственно положительного и отрицательного переносов из предыдущего десятичного разряда сумматора, а его выход соединен с вторым информационным входом пятого одноразрядного суьпчатора, первый и второй входы первого элемента И соединены с выходами суммы соответственно второго и третьего одноразрядных сумматоров, а его выход соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом суммы четвертого одноразрядного сумматора и первым входом элемента

И-НЕ, второй вход которого соединен с выходом суммы третьего одноразрядного сумматора, а выход соединен с первым входом второго элемента И, второй вход которого соединен с входом первого элемента НЕ, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом второго элемента

ИЛИ, а выход является выходом поло1594524

Составитель В.Березкин

Редактор Е.Папп Техред N.Õîäàíl÷, Корректор .Гирняк

Заказ 2829 Тираж 5á3 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1 13035, Москва, Ж-35> Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101