Устройство для сложения в избыточной двоичной системе счисления
Цель изобретения - повышение быстродействия. Устройство содержит блок формирования результата, выполненный на двух D-триггерах, и четырех входны D-триггера. Каждый D-триггер содержит первый элемент И - НЕ, второй элемент И - НЕ, третий элемент И - НЕ, четвертый элемент И - НЕ, пятый элемент И - НЕ и шестой элементы И - НЕ.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (5Ц5 С 06 Е 7/49
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А BTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (2) ) 3366798/18-24 (22) 21.12.81 (46) 23.08.90. Бюл, 1! 31 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) В.А. Телековец, А.И. Гречишников и Л.)f!. Лрцатбяпов (53) 68).325 (088.8) (56) !. Лнторское свидетельство СССР
N 717763, кл. G 06 F 7/49, 1979.
2, Лвторское свидетельство СССР
Ь 82420), кл. Г 06 F 7/49, 1981 ° (54)(57) УСТРОЙСТВО ДЛЯ СЛОЖЕ!)ИЯ
В ИЗБЫТОЧНОЙ ДВОИЧ)!ОЙ СИСТЕ))).. СЧИСЛЕНИЯ, содержащее блок формирования результята, выполненный на двух Dтриггерах, и четыре входных D-тригi1 I1 гера, первый и второй входы признака 1 бло к я формирования р е з ул ь т а та с о един ены соответственно с п)п:; ыг<. и инверсным выходами первого входного Б-триггера, а первый и второй входы признака l блока формирования результата подкл чены соответственно к прямому и инверсному выходам второго входного D-триггера, прямой выход которого подключен к D-входу третьего входного D-триггера,прям и и инверсный выходы которого соединены соответственно с первым и вторым входами признака 0" блока формирования результата, третий и четвертый входы признака "0 которого подключены соответственно к прямому и инверсному выходам четвертого входного
D-триггера, первый и второй выходы блока формирования результата соединены с шинами соответствеппо отрицательных и положительных значений результата устройства, причем каждый
D-триггер содержит первый элемент
„.Я0„„1587494 А 1
И-)IF, второй элемент И-НЕ, первый и второй входы которого соединены соответственно с С-входом П-триггера и с выходом первого элемента И-НЕ, третий элемент И-НЕ, первый вход которого соединен с первым входом первого элемента И-НЕ, второй и третий входы которого являются соответственно первым и вторым 0-входами D-триггера, и с выходом второго элемента И-НЕ, четвертый элемент И-НЕ, первый вход которого соединен с выходом первого элемента И-НЕ, пятый элемент И-НЕ, первый и второй входы которого соединены соответственно с С-входом D-триггера и с выходом четвертого элемента
И-HE,è шестой элемент И-FfE,первый вход: которого соединен с третьим входом второго элемента И-НЕ, с вторым входом четвертого элемента И-НЕ и с выходом пятого элемента И-НЕ, а второй вход шестого элемента И-НЕ подключен к выходу третьего элемента И-НЕ и к прямому выходу D-триггера, инверсный выход которого соединен с выходом шестого элемента И-HE и с вторым входом третьего элемента
И-НЕ, о т л и ч а ю щ е е с я тем, что, с целью повьш ения быстродействия, С-входы всех входных.D-триггеров подключены к шине синхронизации устройства, первые D-входы первого и второго входных D-триггеров подключены к шине прямых положительных значений первого слагаемого устройства, вторые р-входы первого и второго входных D-триггеров подключены к шине инверсных отрицательных значений второго слагаемого устройст-. ва.и к первому информационному входу блока формирования результата, третьи
1587494
0-входы первого и «торого «õoä««tõ р-триггеров подключены к шине прямых положительных, значений второго слагаемого устройства четвертые D--вхоУ 5 ды первого и второго входных D — триггеров подключены к шине инверсных отрицательных значений первого слагаемого устройства и к второму информационному входу блока формирования 10 результата, пятый D-вход второго входного Р-триггера и первый П-в.:< S; четвертого входного D òðèããåðà подключены к шине прямых отрицательHblx значений пе1:ваго слагаемого устройст- 15 ва и к третьему информационному входу блока формирования результата, шестой D †«ход «торого входногo D триггера и второй Р-«ход чет«ертс>ro входного D-триггера подключены 20 к шине инверсных положительных значений второго слагаемого устройства, седьмои 0-вход второго входного
D-триггера и третий D-вход четвертого входного Б-триггера подкличены к шине прямых отрицательных значений второго слагаемого устройства и к четвертому информационному входу блока формирования результата, вход синхронизации которого подключен к шине синхронизации устройства, Восьмой D-1зход Второго «ходпого
D-триггера и четвертый D-вход четвертого входного D-триггера под25
30 ключены к шине ин«ерсных положительных значений первого слагаемого устройства, первые D âõîäû первого и второго D — триггеров блока формирования результата являются соответственно первым и вторым «ходами признака 40
"1" блока формирования результата, С-входь| первого и второго D-триггеров блока формирования результата подключены к входу синхронизации блока формиро«ания результата, их инверсные выходы являются соответственно первым и вторым выходами блока формирования результата, а вторые
Р-входы первого и второго D-a p>srreров блока формирования результата 50 подключены к второму входу признака
"1" блока формирования результата, блок формирования результата содержит две группы по три элемента И-НЕ, причем первые входы элементов И-НЕ пер- 55 вой и второй групп подключены к первым входам первых элементов И-НЕ со— ответственно первого и второго D-триггеро«блока формиро«ания результата, второй вход первого элемента И-НЕ первой группы подключен к третьему вхо— ду признака "0" блока формирования результ 1Т;1, четвертый вход признак»
11 EI
0 которого соединен с вторыми в хо— дами второго эл ем ент а И- Н Е первой группы и первого элемента И- HF. в т ор ой группы, третий вход первого эл емента И- Н Е п ер в ой группы и одклич ен к третьему входу первого эл ем е и т а
И- fll . второй группы и к первому входу признака " 0 " блока формирования результат а, третий вход второго эл емента И- НЕ и е р вой группы подключен к второму входу признака "0 " блока формирования результата, вторые входы третьего элемента И- НЕ первой группы и второго и третьего элементов
И-HI . « то рой группы подключены к и срвому «ходу признака блока фо рми ров а ни я результата, тр етий и четвертый входы третьего элемента И-HI, первой гр цппы подключены соответственио к п ер «ому и второму информационным вх одам блока формирования результата, третьи входы второго и третьего эл ементов И- fll . второй группы и о дклич е ны с о о т « ет с т « еннб к третьему и ч е т в ер т ому информационным входам блока формиро в а ни я р е зультата, выход первого эл ем ент а И-Н Е к аждой группы соединен с четвертым входом второго элемента
И- НЕ со о т в ет с твующе го D òðè ã ã åð à бл ока формирования результата и с третьим входом четвертого элемента И- НЕ . того же D- триггера, выход второго эл емента И- НЕ каждой гр уппы подклич е н к и я тому входу второго элемента И†HE соот в ет ст вуище го D-триггера блока фо рми р о ва ни я результата и к ч е т в ер тому входу четвертого элемента И- НЕ того ж е D- триггера, выход третьего эл емента Il- НЕ каждой группы подклич ен к шестому входу второго эг емен т а И-НЕ со от в е т с т вуюш е г о 0- триггера блока фо р . мир о в ани я результата и к пятому входу четвертого эл еме н т а И-Н Е того ж е
D — т ри г г ер а, первый, ззт о рой и ч ет в ертый входные Р-т ри г г еры содержат седьмой эл ем ен т И-H E первый вход которого с о еди н ен с первым входом п ер во г о эл емент а И-НЕ, а второй и третий входы седьмого эл ем ент а И- HF. являются третьим и четвертым D- входами входного D- триггера со о т ве т ст в е нно, выход с едьмб г о элемента И- НЕ
158 подключен к четвертому входу второго элемента И-HE и к третьему входу четвертого элемента И-НЕ, второй входной D-триггер содержит восьмой и девятый элементы И-НЕ, первые входы которых подключены к первому входу седьмого элемента И-НЕ, второй вход восьмого элемента И-НЕ является пятым D ВхОдОм ВхОднОГО .D-триГ гера, третий вход восьмого элемента
И-НЕ подключен к четвертому входу первого элемента И-НЕ и является шестым D-ВхОДОм ВхОДБОГО D-zpvrrepa, четвертый вход восьмого элемента И-HE подключен к третьему входу первого элемента И-НЕ, второй
7494 6 вход девятого элемента И-НЕ является седьмым тт-входом входного D-триггера, третий вход девятого элемента
И-НЕ подключен к четвертому входу
5 седьмого элемента И-НЕ и является восьмым D-входом входного D-триггера, четвертый вход девятого элемента И-HE подключен к третьему входу седьмого элемента И-НЕ, выход вось.Мого элемента И-НЕ подключен к пято му входу второго элемента И-НЕ и к четвертому входу четвертого элемента
И-НЕ, выход девятого элемента И-НЕ соединен с шестым входом второго элемента И-HE и с пятым входом четвертого элемента И-НЕ, Изобретение относится к вычислительной технике и может быть использовано в избыточной двоичной системе счисления с цифрами 1,0 и 1, Известно устройство для сложения в избыточной двоичной системе, содержащее блоки формирования положительной и отрицательной сумм, блоки формирования результата и три элемента задержки (11.
Это устройство требует для своей реализации небольшого количества оборудования, однако обладает недостаточно высоким быстродействием, так как велика временная задержка составных частей устройства.
Наиболее близким к изобретению является устройство для сложения в избыточной двоичной системе счисле— ния, содержащее четыре элемента И с прямым и инверсным выходами, вхо.ды которых являются входами устройства, элемент 2И-KIH, входы которо- го соединены с выходами третьего и четвертого элементов И, первый и второй D-триггеры, входы которых подключены к инверсным выходам соответственно первого и второго элементов
И, третий D-триггер, вход которого подключен к выходу элемента 2И-ИЛИ, четвертый D-триггер, вход которого соединен с прямым выходом третьего
D-триггера и два элемента 4И-ИЛИ, выходы которых являются выходами устройства, а входы соединены с прямыми и инверсными выходами первого элемента И и П-триггеров (2j.
Недостатком известного устройства является плохое быстродействие, обусловленное задержками логическИх элементов и триггеров устройства.
30 Цель изобретения — повышение быстродействия устройства.
Фтя достижения поставленной цели в устройстве для сложения в избыточной двоичной системе счисления, содержащем блок формирования результата, вьптолненный на двух D-триг-, "а
repax и четырех входных Р-триггерах, первый и второй входы признака "1" блока формирования результата соеди40 нены соответственно с прямым и инверсным выходами первого входного D-триг- гера, а первый и второй входы признака 1" блока формирования результата подключены соответственно к прямому и инверсному выходам второго входного D-триггера, прямой выход которого подключен к 0-Входу третьего входного D-триггера, прямой и инверсный, входы которого соединены соответственно с первым и вторым входами признака
"0" блока формирования результата, третий и четвертый входы признака "0" которого подключены соответственно к прямому и инверсному выходам четвертого входного D-триггера, первый и второй выходы блока формирования результата соединены с шинами соотВетственно отрицательных и положительГ<7 7<,(1
35 ных значений результата устройства, причем каждый D-триггер и каждый входной Р-триггер содержат первый элемент И-НЕ, второй элемент И-НЕ, первый и второй входы которого соединены соответственно с С-входом D-триггера и с выходом первого элемента
И-НЕ, третий элемент И-HF., первый вход которого соединен с первым входом первого элемента И-НЕ, второй.и третий входы которого являются соответственно первым и вторым D-входами D-триггера, и с выходом второго элемента И-НЕ, четвертый элемент И-НЕ, 15 первый вход которого соединен с выходом первого элемента И-НЕ, пятый элемент И-НЕ, первый и второй входы которого соединены соотвеч ственно с
С-входом D-триггера и с выходом р0 четвертого элемента И-НЕ, и шестой элемент И-НЕ, первый вход которого соединен с третьим входом второго элемента И-НЕ, с вторым входом четвертого элемента И-НЕ и с выходом пятого элемента И-HF., а второй вход шестого элемента И-НЕ подключен к выходу третьего элемента и к прямому .выходу D-триггера, инверсный выход которого соединен с выходом шестого щ элемента И-НЕ и с вторым входом третьего элемента И вЂ” НЕ, С-входы всех входных триггеров подключены к шине синхронизации устройства, первые
D-входы первого и второго входных
D-триггеров подключены к шине прямых положительных значений первого слагаемого устройства, вторые D-входы первого и второго входных П-триггеров подключены к шине инверсных от- 40 рицательных значений второго слагаемого устройства и к первому информационному входу блока формирования результата, третьи D-входы первого и второго входных D-триггеров подключены к шине прямых положительных значений второго слагаемого устройства, четвертые D âõoäû первого и второго входных D-триггеров подключены к шине инверсных отрицательных значений первого слагаемого устройства и к второму информационному входу блока фо1 мирования результата, пятый
D-вход второго входного D-тригг ера и первый D-вход четвертого входно—
55 го D-триггера подключены к шине прямых отрицательных значений первого слагаемого устройства и к третьему информационному входу блока формирования результата, шестой D-вход второго входного D-триггера и второй
D-вход четвертого входного D-триггера подключены к шине инверсных положительных значений второго слагае- мого устройства, седьмой D-вход второго входного D-триггера и третий D-вход четвертого входного
D-триггера подключены к шине прямых отрицательных значений второго слагаемого устройства и к четвертому информационному входу блока формирования результата, вход синхронизации которого подключен к шине синхронизации устройства, восьмой D-вход второго входного . D òðèããåðà и четвертый D-вход четвертого входного
D-триггера подключены к шине инверсных положительных значений п ряого слагаемого устройства, первые D-входы первого и второго D òðèããåðoâ блока формирования результата являются соответственно первым и вторым входами признака "1" блока формирова- ( ния результата, С-входы первого и второго 0-триггеров подключены к входу синхронизации блока формирования результата, и>; инверсные выходы являются соответственно первым и вторым выходами блока формирования результата, а вторые D-входы первого и второго D — триггеров блока формирования результата подключены к второму входу признака "1" блока формирования результата. Последний содержит две группы по три элемента
И-НЕ, причем первые входы элементов
И-HF. первой и второй групп подключены к первым входам первых элементов
И-HE соответственно первого и второго Б-триггеров, второй вход первого элемента И-HE первой .группы подключен к третьему входу признака "0" блока формирования результата, четвертый вход признака 0 которого соединен с вторыми входами второго элемента И-HE первой группы и первого элемента И-HE второй группы. Третий вход первого элемента И-HF. первой группы подключен к третьему входу первого элемента И-НЕ второй группы и и к первому входу признака "0" блока формирования результата, третий вход второго элемента И-HE первой группы подключен к второму входу признака
"0" блока формирования результата, вторые входы третьего элемента И-HE первой группы и второго и третьего
87494 1Î
15 элементов И-HE второй группы подклю— чены к первому входу признака 1 блока формирования результата, третий и четвертый входы третьего элемента
И вЂ” НЕ первой группы подключены соответственно к первому и второму инфор-. мационным входам блока формирования результата, третьи входы второго и третьего элементов И-HE второй группы подключены соответственно к третьему и четвертому информационным входам блока формирования результата, выход первого элемента И†HE каждой группы соединен с четвертым входом второго элемента И-НЕ соответствующего D — триггера и третьим входом четвертого элемента И вЂ” НЕ того же D-триггера, выход второго элемента И-НЕ каждбй группы подключен к пятому входу второго элемента И-HE соответствующего D-триггера и четвертому входу четвертого элемента И-НЕ того же Dтриггера, выход третьего элемента
И-НЕ каждой группы подключен к шестому входу второго элемента И-НЕ соответствующего D-триггера и пятому входу четвертого элемента И-НЕ того же D-триггера, первый, второй и четвертый входные D-триггеры содержат седьмой элемент И-НЕ, причем первый вход седьмого элемента И-НЕ соединен с первым входом первого элемента
И-НЕ, а второй и третий входы седьмого элемента И-HE являются третьим и четвертым D-входами входного
D-триггера соответственно, выход седьмого элемента И-HE подключен к четвертому входу второго элемента
И-НЕ и к третьему входу четвертого элемента И-НЕ, второй входной D-триггер содержит восьмой и девятый элементы И-НЕ, первые входы которых подключены к первому входу седьмого элемента И-НЕ, второй вход восьмого элемента И-НЕ является пятым D-входом входного П-триггера, третий вход восьмого элемента И†HF подключен к четвертому входу первого элемента И-НЕ и является шестым Р-входом входного D-триггера, четвертый вход восьмого элемента. И-НЕ подключен к третьему входу первого элемента И-НЕ, второй вход девятого элемента И-НЕ является седьмым D-входом входного D. — òðèããåðà, третий вход девятого элемента И НЕ подключен к четвертому входу седьмого элемента И-НЕ и является восьмым D-входом входного D-триггера, четвертый вход девятого элемента И-НЕ подключен к третьему входу седьмого элемента И-НЕ, выход восьмого элемента
И-НЕ подключен к пятому входу второго элемента И-НЕ и к четвертому входу четвертого элемента И-HE выход девятого элемента И-НЕ соединен с шестым входом второго элемента И-НЕ
10
l5
2О
40 и четвертому входам 14 и 15 признаl l 11 ка 0 блока 4, второй информационный вход 16 которого подключен к четвертому D-входу первого входного D — триггера 1, к входной шине 17 инверсных отрицательных значений первого слагаемого (А ) и к четвертому
D-входу второго входного D-триггера 7, первый D-вход которого соединен с первым D-входом первого входного D òðèããåðà 1 и с входной шиной
18 прямых положительных значений первого слагаемого (А ). Входная шина
19 прямых положительных значений вто55 рого слагаемого (В ) подключена к
+ третьим D-входам первого н второго и с пятым входом четвертого элемента И-НЕ.
На фиг.1 показана структурная схема устройства; на фиг.2 — функциональная схема первого и четвертого входных D-триггеров; на фиг.3 функциональная схема второго входного D-триггера; на фиг.4 — функциональная схема блока формирования результата.
Прямой и инверсный выходы первого входного D-триггера 1 подключены к первому и второму входам 2 и 3 признака "1" блока 4 формирования результата, первый информационный вход 5 которого подключен к второму D-входу первого входного 0-триггера 1, к входной шине 6 инверсных отрицательных значений второго слагаемого (В) и к второму D-входу второго входного D-триггера 7, прямой выход которого соединен с П-входом третьего входного П-триггера 8, прямой и инверсный выходы которого подключены соответственно к первому и второму входам 9 и 10 признака "0" блока 4
) первый " второй входы 11 и 12 призI f I I нака 1 которого подключены соответственно к прямому и инверсному выходам второго входного D-триггера 7. Прямой и инверсный выходы четвертого входного D-триггера 13 подключепы соответственно к третьему
1 1 158 входных D-триггеров 1 и 7. Входная шина 20 прямых отрицательных значений первого слагаемого (А ) подключена к пятому D-входу второго входного
D-триггера 7, к первому D-входу четвертого входного D-триггера 13 и к третьему информационному входу 21 блока 4, четвертый информационный вход 22 которого соединен с третьим
D-.âõîäîì четвертого входного D-триггера 13, с седьмым D-входом второго входного D-триггера 7 и с входной шиной 23 прямых отрицательных значений второго слагаемого (В ). Входная шина 24 инверсных положительных
+ значений второго слагаемого (В ) подключена к шестому D-входу второго входного D-триггера 7 и к второму
D-входу четвертого входного D-триггера 13, четвертый D-вход которого соединен с восьмым D-входом второго входного D-триггера 7 и с входной шиной 24 инверсных положительных значений первого слагаемого (А ). Шина
26 синхронизации устройства подключена к С-входам входных D-триггеров
1,7,8 и 13. Первый и второй выходы
27 и 28 блока 4 подключены к шинам отрицательных и положительных значений результата устройства соответственно.
В каждом из D-триггеров выход первого элемента И-HF. 29 соединен с входами второго и четвертого элементов
И-НЕ 30 и 31.Выход второго элемента
И-НЕ 30 подключен к первому входу первого элемента И-НЕ 29 и к первому входу третьего элемента И-НЕ 32, Выход четвертого элемента И-HE 31 соединен с вторым входом пятого элемента И-НЕ 33, выход которого подключен к третьему входу второго элемента И-НЕ 30, к второму входу четвертого элемента И-НЕ 31 и к второму входу шестого элемента И-НЕ 34, первый вход которого соединен с прямым выходом 35 D-триггера и с выходом третьего элемента И-HE 32, вторым входом соединенного с инверсным выходом 36 D"òðèããåðà и с выходом шестого элемента И-НЕ 34, Выходы первого 37, второго 38 и третьего 39 дополнительных элементов И-НЕ подключены к входам второго и четвертого элементов И-НЕ 30 и 31, а их первые входы соединены с выходом второго элемента И-HF. 30, Первые входы второго
7494 2
5 !
О
55 и пятого элементов И-HE подключены к шине 26 синхронизации устройства.
Входная шина 6 устройства (В ) соединена с третьим входом первого элемента И вЂ” HF 29 первого входного
D-триггера l и с четвертыми входами соответственно первого элемента И-НЕ
29 и восьмого элемента И-HE 38 второго входного D-триггера 7. Входная шина 17 устройства (А ) соединена с третьим входом седьмого элемент:i И-НЕ
37 .первого входного D-триггера l u с четвертыми входами соответственно седьмого и девятого элементов И-HE
37 и 39 второго входного триггера 7, Входная шина 18 устройства (А ) соединена с вторыми входами первого элемента И-НЕ 29 первого и второго входных D-триггеров 1 и 7, вторые входы седьмого элемента 37 которых подключены к входной шине 19 устройства (В ). Входная шина 20 устройства (A ) подключена к вторым входам
/ соответственно первого элемента И-НЕ
29 четвертого входного D-триггера 13 и восьмого. элемента И-НЕ 38 второго входного D-триггера 7. Входная шина 23 устройства (В ) соединена с вторыми входами соответственно девятого дополнительного элемента И-НЕ
39 второго входного D-триггера 7 и седьмого элемента И-HE 37 четвертого входного D-триггера 13. Входная шина 24 устройства (B+) соединена с третьим входом первого элемента И-HE
29 четвертого входного D-триггера 13 и с третьими входами соответственно первого элемента И-НЕ 29 восьмого элемента И-НЕ 38 второго входного
D-триггера 7, третьи входы седьмого и девятого элементов И-HE 37 и 39 которого соединены с третьим входом седьмого элемента И-НЕ 37 четвертого входного D-триггера 13 и с входной шиной 25 устройства (А ) .
В блоке 4 формирования результата первый и второй его входы 2 и 3 признака 1 подключены к вторым вхо. дам первого элемента И-НЕ 29 соответ-. ственно первого и второго П-триггеров 40 и 41, первый и второй информационные входы блока 4 подключены к третьему и четвертому входам девятого элемента И-НЕ 39 первого
D-триггера 40, первый вход ll признака "1" блока 4 соединен с вторыми входами девятых элементов И-HE 39
1587494
На основании таблицы получим:
Ч В
В,. U
В; Ч
В В;
ЧВ
a; = А, Ь; = А; с, = А, d = A
1 1
В;А
В А, U А;В В; Y
A++A;, 40
8AA;V т1риэ плк Отсутс Гния 1 Во Вход 45 цых аргументах; признак наличия 1 хотя бы в одном из входных аргументов; признак наличия 1 хотя бы
50 в одном из входных аргументов; признак равенства нулю только одного из аргументов. ходах первого и четвертого
D-триггеров 1 и 13 получаем инверс>н>е значения признаи b; соответственно
На выходах второго входногде а
1 с °
На вы входных прямое и ков с 1 — (фиг.2) . первого и вт<) гo D триггеров 40 и
41 и с вторым входом восьмого эле— мента И-1!Е 38 в ropnl.o D-триггера второй вхоц признака "I" блока
4 соединен с третьими входами перного элемента И-НЕ 29 первого и второго
D-триггеров 40 и 41, первый и второй входы 9 и 10 признака "0" блока 4 соединены с третьими входами соответ- !О ственно седьмого элемента И-НЕ 37 первого и второго D-триггеров 40 и
41 и восьмого элемента И-НЕ 38 первого
D-триггера 40, Третий вход 14 признака "0" блока 4 соединен с вторым 15 входом седьмогг> элемента И-НЕ 37 первого D-триггера 40, четвертый вход
15 признака "0" блока 4 соединен с вторыми входами восьмого и седьмого элементов И-НЕ 38 и 37 соответствен- 20 но первого и втoporo D триггеров
40 и 41, третий и четвертый информационные входы 21 и 22 блока 4 соединены с третьими входами соответственно восьмого и девятого элементов И-HF. 25
38 и 39 первого и второгс D òðèããåров 40 и 4). Инверсные. выходы 36 первого и второго D†- триггеров 40 и 4.1 подключены соответственно к шинам 27 и 28 отрицательных и положительных 30 значений результата устройства.
Входная логика входных D-триггеров 1, 7 и 13 преобразует значения слагаемых А и В в значения признаков а, Ь, с и d в соответствии с табл.).
ro D-триггера 7 имеем прямое и инверсное значения признака с1;1(фиг.3).
Признак а; формируется в блоке 4 формирования результата, Признаки Ь;,, с,,, d;, поступают в блок 4 формирования результата, кроме того, признак d;,задерживается дополнительно на один такт третьим входным . D-триггером 8 и также поступает в блок 4 формирования результата. В зависимости от наличия признаков а;, Ь;, Ь; „с;,,й;- f 1d; г блок 4 формирования результата выдает значение суммы . .; входных аргументов в соответствии с табл.2, Например, для входных аргументов
А = 0011, В = 1110 по табл,1 и 2 получим:
А 001100
В 111000
b 100100 с 011000
d l1Oi00
b 010010 с 001100
d 011010
di „00 l 101
Z 000001
Определим сумму при непосредственном сложении:
А 0 0 1 1
В 1 1 I 0
0001
Таким образом, получим правильный результат (со сдвигом на два разряда вправо).
На основании табл. 2 получим, с d,ЧЬ Й; Чd,Ü;Ч Ь;,Й; ; (2) Z = с;,d;,×Ъ; и УЬ 1й; Yd; а;
Значения . и вырабатываются на шинах 27 и 28 блока 4 формирования результата (фиг. 4) .
Устройство для сложения в избыточной двоичной системе работает следующим образом.
По входным шинам 6, 7 — 20 и
23 — 25 на входы D-триггеров ),7 и
1587494
10
25
Таблица l
В,=о
)Ь.; ) с, В =-. 1
А, а, Ъ; с; Й, а сl а; Ъ, с; d, 1 0 1 0 0 0 1 0 1 0 1 1 0
0 0 1 0 1 1 0 0 0 1 0 1 1
1 0 1 1 0 1 0 1 1 1 0 1 0
13 последовательно, начиная со стар= шего разряда, поступают прямые и инверсные значения слагаемых А и В ответственно), которые с помощью элементов И-НЕ 29, 37, 38 и 39 входных D-триггеров l, 7 и 13 преобразуются в значения признаков b,, с, и d; в соответствии с табл,l и выражениями (1) и записываются во входные D-триггеры. С выходов входных
П-триггеров 1,7,8 и 13 признаки
Ь;„ с; „ d, и d поступают в блок ! 12.
4 формирования результата, где в соответствии с табл.2 и выраже щями (2) элементы И-НЕ 29, 37, 38 и
39 формируют значения результата и, .. При этом для увеличения быстродействия значения признаков а и b, необходимые для формирования результата, вырабатываются с помощью элементов И-НЕ 38 и 39 второго D-триггера 41 блока 4 и элемента И вЂ” НЕ 39 первого D-триггера 40.
Выражения (2) будут иметь вид: — с d;,Чbй Чd;,À Ч d; В; Y
Ч b;,d;, (3), = с;,й;,M b;,1; Ъ,d ° ч:
Ч d;,А;В;, На шину 27 устройства с инверсного выхода первого D-триггера 40 блока 4 формирования результата выдается значение г, а на шину 28 устройства с инверсного выхода второго
D-триггера 41 блока 4 выдается значение Z г
Как видно из фиг,2-4 быстродействие предлагаемого устройства определяется суммарной задержкой D-триггера, которая составляет 6ccp( средняя задержка на один элемент
И-НЕ).
Быстродействие известного устройства определяется суммарной задержкой прохождения сигнала через блок л анализа (около 4 >cp) и Р-триггер
/1 (6 ь ), т. е, составляет не менее
C(1
Применение наиболее быстродействующих ИС 500 ИМ 180 (одноразрядный комбинационный сумматор) и 500 Т1!
130 (триггер) дает временную задержку суммирования, равную 12 нс. При этом для реализации устройства для сложения в избыточной двоичной системе счисления требуется 4 ИС 500 ИМ
180 и 2 ИС 500 TM 140.
Предлагаемое устройство может быть выполнено в виде одной ИС и имеет временную задержку суммирования
3 нс (по технологии ЭСЛ) или 60 нс (по технологии инжекционной логики) 18
Та блица 2
1 I а, = l (Ь;=О)
+ с — 1 — 2
a; = 0 (Ь,=l) Ь
1 - 1
cl .
1-! с.
1-1
Ф
1 Z.
II б
t9
37
Жгг
О 0 О 0 О
0 О О
О О 1 О О
О 1 О
О 1 1 О 0
0 О О О
О 0 1 О
0,1 0 О
О 1 О о о о
1 о о
О о о о
О
0 .о
0 о о о
О о
0
О
1 о
О
l о
1537494
55
Фиг 5
Редактор 11, Яцола
Корректор О. Кравцова
Заказ 2420 Тираж 564 Подписное
ВНИ11ПИ Государств<.нного кос тета по изобретениям и открьгиям при ГКНТ (. ССР
113035, 11осква, л-35, Pryшгкая наб., д. 4/5
Производственно-rr здател1 с icrrir к мбпаат "11атецт", и . Ужгоро:r, ул. I ;r r арина, 11? 1
18
2Ф
79
Составитель Н. Захаревич
Техред 11.Jrirgrr rrс