Устройство для определения времени проведения технического обслуживания системы
Изобретение относится к контролю и автоматизации управления производственными процессами и может быть использовано в системах автоматизированного управления технической эксплуатацией радиоэлектронных комплексов. Целью изобретения является повышение точности определения времени проведения технического обслуживания системы путем учета информации о состоянии системы в момент времени, предшествующий техническому обслуживанию. Устройство содержит датчик 1 времени, первый и второй блоки 2 и 3 регистров, первый, второй и третий коммутаторы 4, 5 и 6, первый, второй и третий регистры 7, 8 и 9, первый, второй, третий и четвертый сумматоры 10, 11, 12 и 13, блок 14 деления, первый и второй блоки 15 и 16 умножения, первый, второй и третий счетчики 17, 18 и 19, элемент И 20, первый, второй и третий дешифраторы 21, 22 и 23, элемент ИЛИ 24, блок 25 памяти, блок 26 вычислений, блок 27 управления и регистратор 28. 2 з.п. ф-лы, 3 ил.
СО(03 СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (51)5 С 07 С 3/08
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕ ГЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР (21 ) 4341715/24-24 (22) 11.12.87 (46) 15.06.90. Бюп. № 22 (72 ) Н.В,Терентьев (53) 621.178 (088.8) (56 ) Авторское свидетельство СССР
Ф 1256062, кл. G 07 С 3/08, 1985. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ
ВРЕИЕНИ ПРОВЕДЕНИЯ ТЕХНИЧЕСКОГО ОБСЛУЖИВАНИЯ СИСТЕИЫ (57) Изобретение относится к контролю и автоматизации управления производственными процессами и может быть использовано в системах автоматизированного управления технической эксплуатацией радиоэлектронных комплексов. Целью изобретения является по„„SU„„1571633 А1
2 вь шение точности определения времени проведения технического обслуживания системы путем учета информации о состоянии системы в момент времени, предшествующий техническому обслуживанию.
Устройство содержит датчик 1 времени, первый и второй блоки 2 и 3 регистров, первый, второй и третий коммутаторы 4, 5 и 6, первый второй и третий регистры 7,8 и 9, первый, второй, третий и четвертый сумматоры 10, 11, 12 и 13, блок 14 деления, первый и второй блоки 15 и 16 умножения, первый, вт ор ой и третий счетчики 1 7, 18 и 19, элемент И 20, первый, второй и третий дешифраторы 21, 22 и 23, элемент ИЛИ 24, блок 25 памяти, блок
26 вычислений, блок 27 управления и регистратор 28. 2 з.п. ф-лы, 3 ил.
1571633
X P s "1) ;
i0 1j j
40 зом:
К+" (col+a ) gB Л +Ст (К) пРи j CW
У fy.
Ск+0 5(+i+4) ) Сб Л +С (К)+С пРи j 7j М, Изобретение относится,к технике контроля и автоматизации уйравления производственными процессами и преимущественно может быть использовано в системах автоматизированного управления технической эксплуатацией радиоэлектронных комплексов, а также в научньи исследованиях.
Целью изобретения является повыше- 1р
: ние точности определения времени .;проведения технического обслуживания, системы путем учета информации о состоянии системы в момент времени, предшествующий техническому обслужи, ванию.
Уменьшение погрешности определения времени проведения технического обслуживания возможно при переходе к модели технического обслуживания сложных систем по фактическому техническому состоянию. При этом в ка честве параметра, характеризующего состояние системы, выбирается параметр потока отказов, область его воз-25 можных состояний разбивается на W уровней и в дискретные моменты вреФ
s", (t)=.- (Х, p", S. (Т)=0, S (t) - математическое ожидание
1 затрат при нахождении системы в момент времени 35
t в состоянии i и при использовании оптимальной стратегии ТО для периодов времени от t+1 до Т;
P . — вероятность перехода
IJ системы из состояния где Ч - предельно допустимое значение параметра потока отказов;
Д t — период контроля.
На фиг.1 изображена функциональная схема устройства; на фиг . 2— блок вычислений; на фиг.3 — блок управления .
Устройство содержит эадатчпк 1 времени, первый 2, второй 3 блоки мени t=1,2. ° .,, Т, где Т вЂ” время окончания эксплуатаций системы, определяется состоянием системы как уровень параметра потока отказов ю где i=0,1,...,W, и принимается решение о проведении одного из К возможных видов технического обслуживания, где К=0,1,...,К.
Каждый вид технического обслужива ния характеризуется э атр ат ами на er o проведение С (К). Кроме того, затраты на техническую эксплуатацию характеризуются затратами на контроль состояния системы С„, затратами на восстановление отказов С и дополнителье ными затратами, связанными с невыполнением системой требований по надежности С, 1 опредсления оптимального по крит ер ию минимума з атр ат вр емени пр оведения технического обслуживания необходимо решить функциональное уравнение динамического программирования для марковского процесса управления системой
1 в состояние 1 при применении К-го вида ТО;
О ) затраты за один период
f контроля при переходе системы иэ состояния в j при применении К-ro вида ТО, которые определяются следующим обрарегистров, первый 4, второй 5 и третий 6 коммутаторы, первый 7, второй 8 и третий 9 регистры, первый 10, второй 11, третий 12 и четвертый 13 сумматоры, блок 14 деления, первый 15 и второй 16 блоки умножения, первый 17, второй 18 и третий 19 счетчики, элемент И 20, первый 21, второй 22 и третий 23 дешифрат оры, элемент ИЛИ 24, блок 25 па5 15 мяти, блок 26 вычислений, блок 27 управления и регист ратор 28, Блок 26 вычислений состоит из первого элемента И 29 первого блока
30 умножения, первого накапливающего сумматора 31, второго элемента И 32, сумматора 33, третьего 34 и четвертого 35 элементов И, второго накапливающего сумматора 36, второго блока
37 умножения, элемента ИЛИ 38, первого регистра 39, пятого элемента
И 40, первого блока 41 элементов задержки, шестого элемента И 42, элемента 43 задержки, седьмого элемента
И 44, второго регистра 45, восьмого элемента И 46, блока 47 сравнения, третьего регистра 48, первого счетчика 49, девятого элемента И 50, второго счетчика 51, десятого элемекта И 52, первого коммутатора 53, блока 54 оперативной памяти, второго коммутатора 55, второго блока 56 элементов задержки, триггера 57, третьего и четвертого счетчиков 58-59.
Блок 27 управления содержит одновибратор 60, RS-триггер 6 1, генератор 62 тактовых импульсов, элемент
И 63, первый 64, второй 65, третий
66, четвертый 67 и пятый 68 делители частоты.
Устройство работает следующим образом.
До начала работы в регистры ?
2 вводится в двоично-десятичном коде информация, содержащая значения параметра потока отказов для каждого из п=И+1 уровней, на которые разбита область возможных значений параметра потока отказов (Я,,..., м„)
В регистры 8, 9 и 7 вводится информация, содержащая значения соответственно средних затрат на восстановление отказа С, затрат на контроль С и дополнительных затрат, связанных с невыполнением системой требований по надежности С . В регистры
3,,...,3 „ вводится инфоф ация, содержащая значение затрат на каждый из К типов технического обслуживания — С (К). В блоке 25 памяти хранится информация, содержащая значения веро1 ятностей перехода системы из состояния i=0,1,...,W в состояние j=0,1,...
W при каждом из К типов технического обслуживания. При этом матрица вероятностей переходов P °, где К=О озЭ начает отказ от проведения техничес кого обслуживания, определяется ста тистически по результатам предшествую
71633 6 щей эксплуатации, а элементы матрицы
P <, где К1,...,К, определяются следующим образом:
Р; при i К;
Р; „при i)K.
К
Р
I) 10
В датчик 1 времени вводится значение длительности периода контроля .
В начальный момент времени счетчики 17, 18 и 19 находятся в нулевом состоянии. В момент запуска блока
27 управления на его выходе 1 появляется импульс, который поступает на вход 6 блока 26 вычислений и через элемент ИЛИ 24 на вход 1 управляющей шины считывания блока 25 памяти. На вход 2 и 3 адресных шин блока 25 памяти с- выходов счетчиков 17 и 19 соот-. ветственно в параллельном коде поступает адрес состояния i=O и адрес вида технического обслуживания К=О. В результате из блока 25 считывается первая строка матрицы вероятностей пе-, рехода из состояния i=0 в состояние при К=О (P,, P,,,.....,.Р„„). Эта информация параллельным кодом поступает на вход 7 блока 26 вычислений.
Информация со счетчиков 1.7, 18 и 19 параллельным кодом поступает также на вход соответствующих дешифраторов. 21, 22 и 23 и при нулевом, состоянии счетчиков вызывает появление сигнала на выходе 1 дешифраторов.
Сигнал с выхода 1 дешифратора 21 коммутирует информацию, содержащую значение Я, из регистра 2, на выход коммутатора 4. Сигнал с выхода 1 дешифратора 22 коммутирует информацию, содержащую значение ц из регистра
2,, на выход коммутатора 4. Сигнал с выхода 1 дешифратора 22 коммутирует информацию, содержащую значение ы, из. регистра 2„, на выход коммутаторов. Информация с выходов коммутаторов 4 и 6 поступает на входы сумматора 10, Инфор" мация с выхода сумматора 4 поступает на вход деления 14, который реализует операцию "деление на два". С выхода блока 14 информация поступает на первый вход блока 14 умножения, на второй вход которого из регистра 8 поступает информация, содержащая значение С>. С выхода блока 15 умножения информация поступает на первый вход блока 16 умножения, на второй вход которого с выхода датчика 1 времени поступает информация, содержащая значение длительности периода конт1571633 роля. С выхода блока 16 умножения информация поступает на первый гход сумматора 12, на второй вход которого из регистра 9 поступает информация, содержащая значение Ск, С в!,ãõîда сумматора 12 информация пост. лает на .первый вход сумматора 11. Сигнал с выхода 1 дешифратора 23 коммутирует информацию, содержащую значение С (К) 10 го при К=О из регистра 3, на выход ком мутатора 5, которая поступает на вто-! . рой вход сумматора 11. С выхода пос, леднего информация поступает на пер вый вход сумматора 13, на второй вход (5 которого при отсутствии сигнала на, выходе п дешифратора 22 поступает ин формация, содержащая ноль, а при наличии сигнала на выходе п дешифратора 22 через элемент И 20 поступает 20 из регистра 7 информация, содержащая значение Со. Таким образом, с выхода четвертого сумматора 13 информация, содержащая значение у =0,5(ы,+
+Мо) Cggt+C к +С то(0), поступает на вход 1 блока 26 вычислешш. После этого на выходе 2 блока 27 управления (шина j ) появляется импульс,, который поступает на вход 5 блока 26 вычислений и на вход счетчика 18, пе- 30 реводя его в состояние, соответствующее двоичной единице, что вызывает появление сигнала на выходе 2 дешиф ратора 22, который считывает информацию из регистра 2г, содержащую значе- 3> ние, которое через коммутатор 4 поступает на второй вход сумматора 10 и т.д. В результате на выходе четвертого сумматора 13 появится информация, содержащая значение уо, ко- 40 торая поступит на вход 1 блока 26 вычислений. Очередной импульс на шине j вызовет считывание информации из следующего по порядку регистра
2,,...,2 „. W-й импульс на шине вызовет считывание информации из регистра
1 и иэ регистра 7, которая через элемент И 20 поступит.на второй вход четвертого сумматора 13. В результате на выходе сумматора 13 появится информация, соответствующая у -0,5(и,+г,г... )С д t+CÄ+C,(0)+С .
Разрядность счетчика 18 выбирается таким образом, что следующий импульс на шине j устанавливает его в нулевое состояние. Одновременно с этим импульсом появляется импульс на выходе
2 блока 27 управнения (шина К), который поступает на вход 5 блока вычислений 26 и на вход счетчика 19, устанавливая его в состояние, соответствующее двоичной единице, и через элемент ИХП1 24 па вход 1 управляющей шины считывания блока 25 памяти, считывая первую строку матрицы вероятностей перехода из состояния =0
f в состояние j =О, 1,..., при K=-1(Ð
1 1
P о <,..., P о, ), которая параллельным кодом поступает на вход 7 блока 26 вычисления. Переход счетчика 19 в г1 11 единичное состояние вызывает появление сигнала на выходе 2 дешифратора
23, который считывает информацию из регистра 3<, содержащую значение
С,(К=1). После этого появление импульсов 1,...,W на шине j вызывает поступление на вход 1 блока 26 вычислений информации, содержащей значения
1 1 оо о о 1 ого
Таким образом, появление на шине
К каждого следующего импульса вызывает появление на входе 7 блока 26 вычислений информации, содержащей значения Р,, Р „,...,Р, а затем к к появление на входе 1 блока вычислений информации, содержащей значения для
K=0,i,...,4 .
Блок 26 вычислений реализует операцию динамического программирования.
8 результате после того, как на его вход 1 поступит информация, содержащая строки матриц затрат при всех видах технического обслуживания (зна.чении К) для состояния i=0, а »а вход
7 — информация, содержащая строки матриц вероятностей перехода при всех видах технического обслуживания для состояния i 0, íà его выходе появляется номер текущего периода времени, отсчитанный от конца эксплуатации системы, номер текущего состояния системы i и соответствующее им оптимальное значение вида технического обслуживания (К), при котором затраты на техническуго эксплуатацию минимальны, и значение этих затрат S"..(t), которые поступают в регистратор 28.
При появлении (К+1)-го импульса на шине К счетчик 19 устанавливается в нулевое состояние. Одновременно с этим на выходе 4 блока 27 управления (шина i) появляется импульс, который поступает на вход 3 блока 26 вычислений и на вход счетчика 17 номера состояния, переводя его в единичное сос1571633 тояние, что изменяет значение адреса в сумматоре 31 записывается инфорна входе 2 блока памяти. В этсм слу- мация, содержащая значение S . = н
1 чае (К+1)-й импульс на шине К, пройк к дя через элемент ИЛИ 24, считывает - - i из блока 25 памяти информацию, со5 1 импульсом по шине „ на вход 5 блока держащую значение вероятностей перевычислений по инне К приходит имхода для состояния системы =1(Р, Р Р ) П
|о» пульс, который через элемент ИЛИ 38 ...,,P . Появление импульсов на
° 1 щ поступает на вход 2 регистра 39 и шине, а затем и на шине К вызовет
1ð разрешает запись в пего параллельнья поступление на вход 7 блока вычисле- к кодом очередной строки матрицы Р, ний информации, содержащей значения Ц
К
Этот же импульс поступает на вход р|„, Р„...,Р, а на вход 1 блока
| блока 41 элементов задержки. Через вычислений информации, содержащей интервал времени, необходимый для вызначения р,,..., .| В результате к
15 числения и записи значения S, в сумрешения уравнения динамического про- матор 31, на выходе 1 блока 4 f появграммирования в регистратор поступит
1 ляется импульс, который поступает на
ФI значение К О„ и Б;(|.) для С=О и второй вход элемента И 32 и считывает информацию параллельным кодом из сумОдновременно с появлением (И|.1)-ro 20 матора 31 в сумматор 33. импульса на шине, который переводит На "нулевом этапе времени котоt счетчик номера состояния i 25 в нуле- рый эквивалентен времени окончания эксвое состояние, появляется импульс плуатации системы, триггер 57 и счетчик на выходе 5 блока 27 УпРавлениЯ (ши- 59 периодов времени находятся в нулевом состоянии ° С выхода счетчика на t) котоРый постУпает на вход 2 25 левом состоянии С вых блока вычисления и процесс вычислений 59 информация с номера э информация с номера этапа эксплуащем периоде времени. После вычисле-, лений Cèãíàë с выхо а ния К и. $ (t) для всех с=О 1 ... Т
| ||т
0,1,° °,T прещает выдачу информации из .накаплипроцесс оканчивается. В результате 30 вающего сумматора 36 и н и на второй вход по данным, хранящимся в регистраторе сумматора 33 посту а т ф поступа т информация, определяется для каждого времени конт- соответствующая нулю.
Р лЯ и возможного состоЯниЯ системы . После этого ь осле этого на выходе 2 блока 4
41 необходимо (при К О) или нет (при появляется задержанный импульс, котоК= О) техническое обслуживание.
1 рый устанавливает сумматор 3 в нулеБлок 26 вычислений работает сле- вое состояние и поступает на первые дующим образом. входы элементов И 42 и 46, считывая к
Информация, содержащая значение информацию из сумматора 33 и регистР;, поступает параллельным кодом на ра 45, который находился в первоиавход 1 регистра 39. На вход 6 блока 40 чальный момент в нулевом состоянии. вычислений при запуске блока 27 уп- Информация с выходов обоих регистров равления или на вход 5 при дальней- параллельным кодом поступает на входы шей работе поступают импульсы, кото- блока 47 сравнения. Если величина, рые, пройдя через элемент ИЛИ 38, поступившая на вход 2 блока 47 сравпоступают на вход 2 регистра 39 и 45 нения меньше величины, поступившей разрешают запись параллельным кодом на вход 1, на выходе блока 47 срав.информации, поступившей на первый нения появляется сигнал, который посвход этого регистра. Импульс, при- тупает на третий вход элемента И 44 и шедший по шине на гход 4 блока 26., управляющий вход регистра 48, перепоступает на вторые входы элементов 5р иисывая инФормацию из счетчика 49 в
И 29 и 40. Информация, содержащая этот регистр. Появившийся после этого значения у ;. и Р; соответственно . к к импульс на выходе 3 блока 41 поступает через элемейты И 29 и 40 поступает на первый вход элемента И 44 и перена блок 30 умножения, перемножается писывает информацию из сумматора 33 и поступает на вход накапливающего в регистр 45, а также поступает на сумматора 31. Таким образом, в сум- вход 3 блока 47 сравнения, устанав-. маторе 31 содержится информация, со- ливая ее в исходное состояние. После ответствующая сумме Р ;> у" . После к к этого импульс с выхода 4 блока 41 прихода по шине j(W+f)-ro импульса поступает на вход счетчика 49 и при1571633
12 бавляется к его младшему разряду..
Таким образом, в регистре 45 хранитСя минимальное на данное время значек
Иие S а в регистре 48 —, соответст1
Вующее этому значению К. После прихода (К+1)-ro импульса по шине К в ре1истре 45 буде= храниться минимальное
По всем возможным К значение S (t) ф в регистре 48 - соответствующее этой величине значение (К + 1)-й имульс, пришедший по шине К, устанавивает ее счетчик 49 в нулевое сос° ° .ояние ° Одновременно с этим импульом на вход 3 блока вычислений по шиНе i поступает импульс в блок 56 эле ментов задержки. Через время, неободимое для вычисления S (t) на выA оде 1 блока 56 появляется импульс, оторый, поступая на второй вход 20 лемента И 50, считывает хранящееся регистре 48 значение К о-, которое оступает на выхоД 3 блока вычислеий. Этот же импульс, поступая на торой вход элемента И 52, считывает 25
Из регистра 45 значение S (t), которое поступает на вход 2 коммутатора
53.. Счетчик 58 номера состояния находится в нулевом состоянии и информа ция с его выхода поступает на выход
1 блока вычислений и на вход 2 коммутатора 55. Импульс с выхода 1 блока 56 поступает на вход 3 коммутатора 53, переключает его вход 2 на выход 4, который соединен с шиной данных .(вход 1) блока 54 оперативной памяти. Импульс, поступивший на вход 3 ком мутатора 55, переключает его вход
2 на выход, который соединен с адресной шиной (вход 3) блока 54 памяти.
При наличии импульса на управляющей зоне записи (вход 4) блока 54 происходит запись в ячейку с номером состояния i значения $,(t).
После того, как для всех состояний й.=0,...,Я будет определено $,() и К на вход блока вычисления по опт шине t приходит импульс, который переводит триггер 57 в единичное состояние и прибавляет единицу в младший разряд счетчика 59 периодов времени 59. Сигнал с выхода триггера 57 поступает на второй вход элемента И 34,: снимая запрет на прохождение .информации из сумматора 36 на второй. вход сумматора 33.
Коммутатор 53 при отсутствии импульса на его входе 3 находится в положении, при котором его вход 4 скоммутирован с выходом 1. В коммутаторе 55 при отсутствии сигнала на его входе 3 с выходом скоммутирован вход 1.
Счетчик 51 номера состояния в начальный момент времени находится в нулевоМ состоянии. Первый импульс, появившийся на шине, поступает на вход 2 управляющей шины считывания блока 54 памяти и считывает из ячейки с нулевым адресом значение Sо(t).
После этого, пройдя через элемент
43 задержки, импульс по шине поступает на вход счетчика номера состояния j 23, прибавляя единицу в его младший разряд, подготавливая тем самым адрес первой ячейки блока 54, Информация, содержащая з нач ение
S ..(t) с выхода 1 коммутатора 53 пос3 тупает на второй вход блока умножения
37, на первый вход которого поступает ф значение P tj .. Информация с выхода блока 37 умножения, поступает
1 на первый вход сумматора 36. При приходе (M+1)-го импульса по шине в сумматоре 36 будет храниться информация, содержащая значение к
Е Р „$ (t-1) . Эта информация счи1=o ч J тается импульсом, пришедшим по шине
К с выхода 1 блока 41 на второй вход элемента И 35 и через элемент И 34 поступает на второй вход сумматора
33. После этого импульсом с шины К, пришедшим с выхода 2 блока 41 на второй вход сумматора 36, он устанавливается в нулевое состояние. В результате для каждого периода времени и номера состояния системы на вход блока вычислений выдается номер оптимального вида технологического обслуживания (К) и минимальные затраты на период времени от данного до конца эксплуатации системы ($,(С)).
Блок управления (фиг.3) работает следующим образом.
При запуске блока управления одновибратор (ОВ) 60 формирует импульс, который поступает на выход 1 блока управления и на вход S триггера 61, переводя его в единичное состояние.
Сигнал с выхода триггера 61 поступает на первый вход элемента И 63, разрешая прохождение импульсов с выхода генератора 62 тактовых импульсов, которые поступают на вход элемента И 63.
С выхода элемента И 63 импульсы поступают на вход делителя частоты 64.
13
1571633
Формула изобретени»
1. Устройство для определения вре- 25 мени проведения технического обслуживания системы, содержащее первый и второй блоки регистров, датчик времени, пер вый, втор ой и тр етий коммутаторы, первый регистр, с.первого по четвертый сумматоры, блок деления, первый и второй блоки умножения, первый счетчик, элемент И, первый дешифратор, блок управления и регистратор, выходы первого блока регистров подключены к информационным входам первого коммутатора, выход которого соединен с первым входом первого сумматора, выходы второго- блока регистров подключены к информационным входам второго коммутатора, выход
40 первого счетчика соединен с входом первого дешифратора, выходы которого подключены к управляющим входам первого коммутатора, выход блока деления подключен к первому входу первого блока умножения, выход второго блока умножения соединен с первым
30 входом третьего сумматора, выход элемента И подключен к первому входу четвертого сумматора, о т л и ч а— ю щ е е с я тем, что, с целью повышения точности определения времени проведения технического обслуживания системы, в него введены второй и третий регистры, второй и третий счетчики, второй и третий дешифраторы, элемент ИЛИ, блок памяти и блок вычислений, выход которого подключен к
С выхода делителя частоты 64 импульсы поступают на выход 2 блока управления (шина j) и па вход делителя 65 частоты. После прихода на вход делит.еля частоты 65 (W+1) -го импульса на его выходе появляется импульс, YQTopMi поступает на выход 3 блока управления (шина К) и на вход делителя 66 частоты. Аналогичным образ ом импульсы с выхода делителя 66 частоты поступа— ют на выход 4 блока управления (шина i) а с выхода делителя частоты
67 на выход 5 блока управления (шина j) и на вход делителя 68 частоты.
После прихода на вход делителя 68 частоты количества импульсов, равного установленному числу периодов контроля, на его выходе появится импульс, который поступает на R-вход триггера 20
61 и останавливает блок управления. входу регистратора, выходы первого блока регистров соединены с инфор" мационными входами третьего коммутатора, выход которого подключен к второму входу первого сумматора, выход которого соединен с входом блока деления, выход первого регистра соединен с первым входом элемента И, выход второго регистра подключен к второму входу первого блока умножения, выход которого соединен с первым входом второго блока умножения, второй вход которого подключен к выходу датчика времени, выход третьего регистра соединен с вторым входом третьего сумматора, выход которого подключен к первому входу второго сумматора, выход которого соединен с вторым входом четвертого сумматора, выход которого подключен к первому входу блока вычислений, второй вход которого соединен с пятым выходом блока управления, второй выход которого подключен к четвертому входу блока вычислений и к входу второго счетчика, выход которого .соединен с входом второго дешифратора, выходы которого подключены к управляющим входам третьего коммутатора, последний выход второго дешифратора соединен с вторым входом элемента И, выход второго коммутатора подключен к второму входу третьего сумматора, первый выход блока управления соединен с шестым входом блока вычислений и первым входом элемента ИЛИ, выход которого подключен к первому входу блока памяти, выход которого соединен с седьмым входом блока вычислений, третий вход которого подключен к четвертому выходу блока управления и объединен с входом первого счетчика, выход которого соединен с вторым входом блока памяти, третий выход блока управления соединен с вторым входом элемента ИЛИ, пятым входом блока вычислений и входом третьего счетчика, выход которого подключен к третьему входу блока йамяти и к входу третьего дешифратора, выходы которого соединены с управляющими входами второго коммутатора.
2. Устройство по п..1, о т л и ч а ю щ е е с я тем, что блок вычислений содержит первый, второй и третий регистры, первый и второй блоки умножения, первый и второй накапливающие сумматоры, сумматор, блок сравнения, первый и второй коммутато15
15Ó1á ры, блок оперативной памяти, первый и второй блоки элементов задержки, с первого по четвертый счетчики, элемент задержки, триггер, элемент ИЛИ, с первого по десятый элементы И, пер- 5 вый вход первого элемента И является первым входом блока вычислений, входы триггера и четвертого счетчика объединЕны и являются вторым входом блока вьгчислений, вход второго блока элементов задержки является третьим вход м блока вьгчислений, вход элемента з держки объединен с вторыми . в одами блока оперативной памяти и и рвого элемента И и с первым входом п того элемента И и является четвертфм входом блока вычислений; вход первого блока элементов задержки объед гнен с первым входом элемента ИЛИ и является пятым входом блока вычисленйй, второй вход элемента ИЛИ являет.сф шестым входом блока вычислений, 1 пЕрвый вход первого регистра являетсй седьмым входом блока вычислений, вЬиод десятого элемента И подключен к второму входу первого коммутатора и является первым выходом блока вычислений, выход третьего счетчика соединен с вторым входом второго ком(30 мутатора и. является вторым выходом блока вычислений, выход девятого элемЕнта И является третьим выходом блока вычислений, выход четвертого счетч1гка " четвертым выходом блока вычислЕний, выход первого элемента И под- 35 кйючен к первому входу первого блока умножения, выход которого соединен с первым входом первого накапливающего сумматора, выход которого подключен к, первому входу второго элемента И, 40 в гход которого. соединен с первым входЬм сумматора, выход которого подключен к первым входам шестого и седьмого элеМентов И, выход последнего из которых соединен с первым 45 входом второго регистра, выход которого подключен к первым входам десятого и восьмого элементов И, выход последнего из которых соединен с первым входом блока сравнения, выход 50 которого подключен к третьему входу седьмого элемента И и к первому входу третьего регистра, выход которого соединен с.первым входом девятого эггемента И, второй вход которого 55 объединен с вторым входом десятого элемента И, третьими входами первого и второго коммутаторов, четвертым входом блока оперативной памяти и
33 16 подключен к первому выходу второго блока элементов задержки, второй и третий выходы которого соединены соответственно с вторым входом второго регистра и с входом третьего счетчика, выход элемента задержки через второй счетчик соединен с первым входом второго коммутатора, выход которого подключен к третьему входу блока оперативной памяти, первый выход-вход которого соединен с первым входомвыходом первого коммутатора, выход которого подключен к первому входу второго блока умножения, выход которого соединен с первым входом второго накапливающего сумматора, выход которого подключен к первому входу четвертого элемента И, выход которого соединен с первым входом третьего элемента И, выход которого подключен к второму входу сумматора, выход пятого элемента И соединен с вторыми входами первого и второго блоков умножения, первый выход первого блока элементов задержки подключен к вторым входам второго и четвертого элементов
И, второй выход первого блока элементов задержки соединен с вторыми входамй первого и второго накапливающих сумматоров и подключен к вторым входам шестого и восьмого элементов И, третий выход первого блока элементов задержки подключен к второму входу седьмого элемента И и к третьему входу блока сравнения, второй вход которого соединен с выходом шестого элемента
И, четвертый выход первого блока элементов задержки через первый счетчик подключен к второму входу третьего регистра, выход элемента ИЛИ соединен с вторым входом первого регистра, выход которого подключен к второму входу пятого элемента И, выход триггера соединен с вторым входом третьего элемента И.
3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управ- ления содержит одновибратор, RS-триггер, генератор тактовых импульсов, элемент И, с первого по пятый делители частоты, выход последнего иэ которых соединен с R-входом RS-триггера, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход элемента И соединен с входом первого делителя частоты, выход которого .является вторым выходом блока управ1571633
Фиг 2
Составитель В. Скворцов
Техред M. Ходанич
Редактор Е. Копча
Корректор З.Лончакова
Заказ 1515 Тираж 369 Под пи с но е
ВЕЗИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Иосква, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 ления и соединен с входом второго делителя частоты, выход которого является третьим выходом блока управления и подключен к входу третьего
1 делителя частоты, выход которого является четвертым выходом блока управления и соединен с входом четверI того делителя частоты, выход которого является пятым выходом блока управле ния и подключен к входу пятого делителя частоты, пыход одновибратора
5 соединен с S-входом RS-триггера и является первым выходом блока управления °
3