Адаптивный временной дискретизатор

 

Изобретение относится к аналоговой технике и может быть использовано при регистрации и передаче сигналов малым количеством данных, необходимых для восстановления сигнала с относительной точностью. Цель изобретения - повышение информативности адаптивного временного дискретизатора за счет формирования аппроксимирующего сигнала, касающегося на каждом из подинтервалов, за исключением первого и последнего, нижней или верхней границ коридора допустимой относительной погрешности не менее чем в трех точках. Адаптивный временной дискретизатор содержит управляемые делители 2, 11, 12 напряжения, управляемые ключи 1, 15, управляемый усилитель 3 напряжения, блок 4 задания допустимой погрешности, вычитатели 8, 9, 10, счетчик 8, управляемый умножитель 19 напряжения, компаратор 14, сумматор 20, блок 7 памяти, блок 16 слежения за максимальным сигналом, блок 17 слежения за минимальным сигналом. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИ Х

РЕСПУБЛИК (51)5 G 08 С 1 06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4389993/24-24 (22) 10.03.88 (46) 23.05.90. Бюл. I 19 (72) В.Г.Цекотилов и С,Н.Цекотилова (53) 621.398(088.8) (56) Авторское свидетельство СССР

8 805341, кл. H 03 К 13/02, 1979 ° (54) АДАПТИВНЫЙ ВРЕМЕННОЙ ДИСКРЕТИЗАТОР (57) Изобретение относится к аналоговой технике и может быть использовано при регистрации и передаче сигналов малым количеством данных, необходимых для восстановления сигнала с относительной точностью. Цель изобретения - повышение информативности адаптивного временного дискре„. 0„„1566394 А тизатора за счет формирования аппроксимирующего сигнала, касающегося на каждом из подынтервалов, за исключением первого и последнего, нижней или верхней границ коридора допустимой относительной погрешности не менее чем в трех точках. Адаптивный временной дискретизатор содержит управляемые делител ", 11. 12 напряжения, управляемые ключи 1, 15, управляемый усилитель 3 напряжения, блок 4 задания допустимой погрешности, вычитатели 8, 9, 10, счетчик 8. управляемый умножитель 19 напряжения, компаратор 14, сумматор 20,блок памяти, блок 16 слежения за максимальным сигналом„ блок 17 слежения за минимальным сигналом. 3 ил.

1566394

Изобретение относится к аналоговой и вычислительной технике и может быть использовано для регистрации и передачи сигналов малым количест5 вом данных, необходимых для восстановления сигнала с максимально допустимой относительной погрешностью.

Цель изобретения — повышение информативности дискретизатора за счет формирования суцественных выборок для аппроксимирующего сигнала, который в полном объеме использует коридор допустимой относительной погрешности. 15

На фиг. 1 представлена функциональная схема адаптивного временного дискретизатора; на фиг. 2 и 3 временные диаграммы, поясняющие работу дискретизатора.

Адаптивный временной дискретизатор содержит (фиг. 1) первый управляемый ключ 1, первый управляемый делитель 2 напряжения, первый управляемый усилитель 3 напряжения, блок

4 задания допустимой погрешности, информационный вход 5 и управляющий вход 6 дискретизатора, блок 7 памяти, счетчик 8. первый 9 и второй

10 вычитатели, второй 11 и третий 12 управляемые делители напряжения, установочный вход 13 дискретизатора, компаратор 14, второй управляемый ключ 15, блок 16 слежения за максимальным сигналом, блок 17 слежения за минимальным сигналом, выход 18 дискретизатора, управляемый умножитель 19 напряжения, сумматор 20.

Дискретизатор работает следующим образом.

Перед началом поступления сигнала в блок 4 задания допустимой погрешности заносится значение б . В момент начала дискретизации входного сигнала f(t ), поступаЬщего на информационный вход 5 дискретизатора, сигнал по входу 6 разрешает прохождение f(c ) через первый ключ 1 s блок

7 и на выход устройства 18 в качестве первой существенной выборки. В это же время по сигналу с входа 13 производится обнуление счетчика 8 и подготовка к циклу работы блоков

16 и 17 слежения за максимальным и минимальным сигналами. Входной сигнал f(t ) поступает на вход первого

SS вычитателл 9 через делитель 2 с коэффициентом деления 1-Р, задаваемым блоком 4, и на вход второго вычитателя 10 через усилитель 3 с коэффициентом усиления 1 + d, задаваемым блоком

4. На вторые входы вычитателей 9 и

10 поступает сигнал предыдущей существенной выборки S — 1 с блока 7.

С выходов первого 9 и второго 10 вычитателей сигналы Г (t ) = (1 — d)

f(t ) — S; — 1 и (; (c ) = (1 + +)

f (t ) — S — 1 поступают на входы

I соответственно второго 11 и третьего

12 делителей напряжения, где происходит их деление на сигнал С, поступающий со счетчика 8. Сигналы

g („.) = С {t)/ь и В (t) =С (t)/6 с выходов управляемых делителей 11 и 12 напряжения поступают соответственно на блок 16 слежения за максимальным сигналом и на блок 17 слежения за минимальным сигналом, с выхода которых сигналы а-(t) =- maxg-(4) и à (t,) =

ming (с ) поступают на входы компаратора 14.

Сигнал а (t ), кроме того, поступает на управляемый умножитель 19 напряженил, где умножается на сигнал по тупаюций со счетчика 8. Сигнал а (г ) ь с выхода умножителя 19

Ф поступает на сумматор 20, где складывается с сигналом Si. — 1, поступающим с блока 7. Сигнал а" (t ) " Si — 1 с выхода сумматора 20 поступает на второй ключ 15, через который он проходит на выход 18 дискретизатора по разрешающему сигналу с выхода компаратора 14 при выполнении условия а (t ) e а+(с ) . Сигнал с выхода компаратора 14 производит также обнуление счетчика 8 и подготовку к следующему циклу работы блоков 16 и

17. По окончании поступления f(t ) на вход 5 по сигналу, поступаюцему на вход 13, производится принудительнал выдача через второй ключ 15 на выход 18 последней суц|ественной выборки.

Таким образом, условие формирова— ния адаптивного временного подынтервала имеет вид

1 + д ) т (с;„+ ) — $; — 1

П11П

" LO (1- J )f(t;, ° Ы) — .; — 11

> max 6(0 с

15663

+,1 <

I 1-1

10 а существенная выборка определяется соотношением (1 + .1 )f(t;„+A) — S, — 1

min -1 1

o((O,С где

На основании приведенных соотношений можно сделать следующие заключения. Существенные выборки, за исключением первой, гаходятся на верхней или нижней границе коридора допустимой относительной погрешности.

Кроме того, на каждом из подынтервалов аппроксимирующего сигнала, за исключением последнего, существует хотя бы одна внутренняя точка, в которой имеется касание аппроксимирующего сигнала и коридора допустимой погрешности.

Следствием отмеченных свойств аппроксимируюцего сигнала является значительное (более чем в два раза) увеличение длины адаптивных подынтервалов и, соответственно, уменьшение (более чем в два раза) количества существенных выборок по сравнению с известным дискретизатором.

Технико-экономическая эффективность от использования изобретения заключается в сокращении числа подынтервалов аппроксимируюц1его сигнала и, как следствие, сокращение числа суцественных значений сигнала, подлежацих регистрации или передаче и позволяющих восстанавливать исходный сигнал с требуемой относительной 40 точностью.

На фиг. 2 представлены результаты дискретизации с помоцью предлагаемого устройства сигнала f(t) = 1 +

+ 0,9tЗ с относительной точностью 45

0,04 на отрезке t E. С вЂ” 1,13.

На фиг. 3 представлен сигнал ошибки V(t), который строится по соотношению

9 i

6 ретизатора, блок задания допустимой погрешности, выходы которого соединены с управляющими входами первого управляемого делителя напряжения и управляемого усилителя напряжения, второй управляемый делитель напряжения, первый вычитатель, счетчик, компаратор и блок памяти, о т л и ч а юшийся тем, что, с целью повышения информативности дискретизатора, в него введен третий управляемый делитель напряжения, управляемый умножитель напряжения, блок слежения за максимальным сигналом, блок слежения за минимальным сигналом, второй уп— ра вляемый ключ, сумматор и второй

Bblчитатель, информационные входы управляемого делителя напряжения и управляемого усилителя напряжения подключены к информационному входу дискретизатора, выходы — к первым входам соответственно первого и второго вычитателей, выходы которых соединены с информационными входами соответственно второго и третьего управляемых делителей напряжения, выходы которых соединены с первыми входами соответственно блока слежения за максимальным сигналом и Слока слежения за минимальным сигналом, выход блока слежения за максимальным сигналом соединен с первым входом компаратора, выход которого соединен с установочным входом дискретизатора, управляющим входом второго управляемого ключа, вторыми входами блока слежения за максимальным сигналом и Слока слежения за минимальным сигналом и входом счетчика, выходы которого соединены с управляющими входами второго и третьего управляемых делителей напряжения и управляемого умножителя напряжения, выход которого соединен с первым входом сумматора, выход которого соединен с информационным входом второго управляемого ключа, выходы первого и второго управляемых ключей являются выходом

V(t) = S(t) — f(t) + о f(t)/

/(О (t)).

Формула изобретения

Адаптивный временной дискретизатор, содержащий первый управляемый ключ, информационный вход которого является информационным входом диск-. дискретизатора и подключены к входу блока памяти, выход которого соединен с вторыми входами сумматора и вычитателей, выход блока слежения за минимальным сигналом соединен с информационным входом управляемого напряжения и вторым входом компаратора, управляющий вход первого управляемого ключа является управляющим входом дискретизатора.

О, Редактор В.Петраш

Заказ 1224

Тираж 439

Подписное

BEggIIT Государстве.сне. о комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издв;е. вский комбинат "Патент", r, Ужгород, ул, Гагарина, 101

1566394

Составитель П.Бочаров

Техред Л.Олийнык

М

Корректор M.Èàðîøè