Устройство для временного сжатия входного сигнала

 

Изобретение относится к автоматике и вычислительной технике, предназначено для согласования полосы входного сигнала с полосой пропускания анализирующей и измерительной аппаратуры и является усовершенствованием известного устройства по авт.св. N 888165. Изобретение позволяет за счет автоматического переключения пределов измерения сократить время поиска необходимого предела измерения и тем самым повысить быстродействие устройства. Устройство содержит преобразователь 1 аналог-код, оперативный запоминающий блок 2, преобразователь 3 код-аналог, блок 4 определения периода входного сигнала, блок 5 умножения частоты, блок 6 адресации, блок 7 управления, узел 8 автоматического выбора предела измерений, содержащий аналоговые коммутаторы 9, 10, блок 11 элементов сравнения, блок 12 уставок, блоки 13 и 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, цифровой компаратор 15, регистр 16, элемент И 17, триггер 18, шифратор 19, блок 20 усилителей. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„j 550559

А2 (51) 5 G 08 С 19/ОО 15/06 ар Qi,, Б4 p,;i,;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4д

Q1

1Р

4Л

Qll

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (61) 888165 (21) 4319673/24-24 (22) 19.10.87 (46) 15.03.90. Бюп. 9 10 (71) Всесоюзный научно-исследовательский институт электроизмерительных приборов (72) Г.Г.Живилов (53) 62 1.398(088.8) (56) Авторское свидетельство СССР

У 888165, кл. G 08 С 19/00, 1978. (54) УСТРОЙСТВО ДЛЯ ВРЕМЕННОГО СЖАТИЯ

ВХОДНОГО СИГНАЛА (57) Изобретение относится к автоматике и вычислительной технике, пред назначено для согласования полосы, входного сигнала с полосой пропускания анализирующей и измерительной аппаратуры и является усовершенство-, ванием известного устройства по

2 авт.св. Ф 888165. Изобретение позво ляет за счет автоматического переключения пределов измерения сократить время поиска необходимого предела измерения и тем самым повысить быстродействие устройства. Устройство содержит преобразователь 1 аналогкод, оперативный запоминающий блок 2, преобразователь 3 код-аналог, блок 4 определения периода входного сигнала, блок 5 умножения частоты, блок 6 адресации, блок 7 управления, узел 8 автоматического выбора предела измерений, содержащий аналоговые ком-. мутаторы 9, 10 блок 11 элементов сравнения, блок 12 уставок, блоки 13 Е

Ф и 14 алементон ИСаЛЫЧАБЧЕо ИЛИ, цифровой компаратор 15, регистр 16, эле.мент И 17, триггер 18, денифратор . 19, блок 20 усилителей. 1 s.ï. ф-лы, 4 ил.

1550559

Изобретение относится к автоматике и вычислительной технике и предf назначено для согласования полосы входного сигнала с полосой пропуска5 ния анализирующей и измерительной аппаратуры.

Цель изобретения — повышение быстродействия устройства.

На фиг.1 представлена блок-схема .предлагаемого устройства;на фиг,2 ! ,схема блока адресации," на фиг,3 схема блока управления; на фиг.4 временные диаграммы работы блоков

4, 5, 7 устройства. t5

Устройство (фиг.1) содержит пре)

;.образователь 1 аналог-код, оперативный запоминающий блок 2, преобразователь 3 код-аналог, блок 4 определения периода входного сигнала, блок 5 умножения частоты, блок 6 адресации, блок 7 управления, узел 8 автоматического выбора предела измерения, включающий первый 9 и второй

10 аналоговые коммутаторы, блок 11 элементов сравнения, блок 12 уставок, первый и второй блоки 13 и 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, цифровой компаратор 15, регистр 16, элемент И 17, триггер 18, шифратор 19 и блок 20 усилителей.

Блок 6 адресации (фиг.2) содержит элемент 21 сравнения, регистр 22, элементы ИЛИ 23 и 24, элементы И 25 и 26, инвертор 27, триггеры 27 и 28

35, со счетным входом, формирователь 30 ,импульса и счетчик 31.

Блок 7 управления (фиг.3) содержит Формирователь 32 импульса„триг- 40 гер 33, элементы И 34 и 35, генератор

36 тактовой частоты, элемент И 37„ триггеры 38-40, элементы И 41 и 4?, формирователь 43 импульса, элемент

И 44 и формирователь 45 импульса.

Устройство для временного сжатия входного сигнала (фиг. 1) работает следующим образом.

После запуска и сброса всех его блоков выходы блока 5 умножения частоты заперты сигналами блока 7 управ50 ления. С шестого выхода блока 7 управления не поступают тактовые импульсы на делитель частоты блока 5, а на второй вход блока 5 подается запрещающий потенциал с четвертого выхода блока 7 управления. Сигналом с триггера 18 блок 14 элементов ИСКЛ10ЧАЮЩЕЕ ИЛИ устанавливается так, что его сигналами открываются все ключи первого аналогового коммутатора

9 и на входы усилителей в блоке 20 усилителей подается входной сигнал.

Число усилителей в блоке 20 усилителей равно числу пределов измерения устройства. Усилители отличаются один от другого коэффициентом усиления. Выходы усилителей подключены к входам второго аналогового коммутатора 10 и блока 11 элементов сравнения. От воздействия входного сигнала в общем случае часть усилителей перегружается (на их выходе формируется сигнал ограничения от перегрузки, который по величине больше номинального сигнала на соответствунлцем пределе), а часть усилителей оказывается неперегруженными. Из неперегруженных усилителей работать в линейном режиме для проведения измерения устройством для временного сжатия входного сигнала должен усилитель, коэффициент усиления которого отличается в меньшую сторону от ближайшего перегруженного усилителя.

Усилители с меньшим коэффициентом усиления работать не должны, так как могут обеспечить измерения только с большей погрешностью.

Второй аналоговый коммутатор 10 . перед началом измерения кодом с регистра 16 включен на самый чувствительный предел измерения. Измеряемый сигнал с выхода второго аналогового комиутатора 10 поступает на входы блока 4 определения периода и преобразователя 1 аналог-код. В блоке 4 определения периода вьщеляются периоды входного сигнала и формируются разрешающие сигналы на его первом и втором выходах.

После запуска устройства импульс начала периода входного сигнала с второго выхода блока 4 определения периода подается на первый вход бло-. ка 7 управления, с шестого выхода которого тактовая частота поступает на четвертый вход блока 5 умножения. частоты, а с пятого выхода блока 7 подается разрешающий потенциал на третий вход блока 5. С первого выхода блока 4 на первый вход блока

5 подается импульс, по длительности равный периоду входного сигнала.

Блок 5 формирует частоту запуска пре.— образователя 1 аналог-код так, что при двоичной сетке частот в блоке

1550559

5 6 ,5 независимо от частоты входного ет и будет однозначно соответствовать сигнала его период делится на число, номеру предела измерения, на котором находящееся в интервале чисел от и устройство должно измерять входной до и, где и задается двоичными

2 сигнал на следующем периоде входного числами, например 512, 1024, 2048

5 сигнала. и т.д. Формирование частоты запуска При возрастании кода на первом преобразователя i аналог-код закан- входе цифрового компаратора 15 он форчивается с приходом на первый. вход формирует "1" на выходе которая поУ блока 5 умножения частоты и на первый 10 ступает на первый вход элемента И вход блока 7 управления сигналов кон- 17. Очередной тактовый импульс с пяца периода .входного сигнала (начала того выхода блока 7 управления,приследующего периода) . С шестого выхо- ходящий на второй вход элемента И да блока 7 управления тактовая час- 17, переключает его. Сигналом с тота в процессе формирования часто- 15 элемента И 17 в регистр 16 записыты запуска преобразователя 1 аналог- вается код шифратора 19, который покод поступает на второй вход элемен- ступает на второй вход цифрового та И 17 И синхронизирует его работу компаратора 15 и на управляющий для того, чтобы автоматически опре- вход второго аналогового коммутатора делить предел измерения устройства. 20 10, который включает соответствующий

В начале измерения регистр 16 сбра- выход усилителя в блоке 20 усилитесывается и на его выходе формирует- лей на входы преобразователя 1 анася код нуля ° Этому коду соответству- лог-код и блока 4 определения пеет режим второго аналогового комму- риода. При равенстве кодов на входах татора 10, при котором включен наибо- 25 цифрового компаратора 15 с первого лее чувствительный предел измере- входа элемента И 17 снимается разиня. В случае, если на входе уст- решающий потенциал и.тактовая часторейства сигнал соответствует самому та через элемент И 1? не проходит. чувствительному пределу, блок 11 Процесс нахождения максимальной элементов сравнения, блок 13 элемен- 30 величины кода предела измерения протов ИСКЛЮЧАЮЩЕЕ ИЛИ и шифратор 19 должается в течение всего указанноформируют на входах регистра 16 и ro периода входного сигнала. Максицифрового компаратора 15 коды нуля ° мальная величина кода соответствует

При равенстве кодов на входах цифро- найденному автоматически пределу вого компаратора 15 с его выхода

35 измерения устройства. формируется нулевой сигнал, который Каждому усилителю в блоке 20 усиприходит на первый вход элемента И лителей соответствуют два элемента

17, на третий вход которого подан 11 сравнения ° Выходной сигнал усилиразрешающий потенциал с первого вы- теля сравнивается ими с максимальхода блока 4 определения периода. 40 но возможной амплитудой сигнала на

При этом элемент И 17 не переклю- входе преобразователя. 1 аналог-код чается и не проводит записи кода шиф- (с пределом измерения преобразоваратора 19 в регистр 16. Код на уп- теля 1 аналог-код, например с + 1В равляющем входе второго аналогового и -1В). Сигналы с выходов каждой пакоммутатора 10 не изменяется. Оста- 4 ры элементов сравнения блока 11 поется включенным самый чувствительный ступают в блок 13 на входы элементов предел измерения. Входной сигнал, ИСКЛЮЧАЮЩЕЕ ИЛИ, а из блока 13 сигнаиэменяющийся в течение периода, по- лы подаются,в шифратор 19,. в котором дается на блок 11 элементов сравне- позиционные коды Джонсона превращаютния со всех усилителей блока 20. На 50 ся в двоичные. Двоичные коды эаписывторые входы блока 11 иэ блока 12 ваются в регистр 16 и управляют рабоуставок подаются напряжения, равные той первого и второго аналоговых напряжениям насыщения усилителей в коммутаторов 9 и .10. Задним фронтом блоке 20. Как только самый чувст- импульса периода, на котором опредевительный усилитель или часть усили- 55 леется тактовая частота запуска претелей в блоке 20 будут перегружены, образователя 1 аналог-код, устанавлиизменяются сигналы с выхода блока вается триггер 18, который устанав11,блока 13 и шифратора 19.Двоичное ливает на входах блока 14 элементов число на выходе шифратора 19 возраста- ИСКЛЮЧАКЩЕЕ ИЛИ потенциал при котоУ

1550559 ром код с регистра 16 проходит на первый вход первого аналогового коммутатора 9. Следовательно, к концу этого периода входного < игнала коммутаторами 9 и 10 выбирается предел измерения устройства, а в блоке 5 управления частоты выбирается тактовая частота запуска преобразователя

1 аналог-код. Включение коммутатора

9 повышает входное сопротивление устройства при измерениях входного сигнала на следующем периоде.

На следующем (втором) периоде входного сигнала с четвертого выхода

1« блока 7 управления подается разрешающий сигнал на второй вход блока 5 умножения частоты, а с пятого выхода — запрещающий пбтенциал на третий вход блока 5. При этом с первого

20 выхода блока 5 на управляющий вход преобразователя 1 аналог-код подаются импульсы запуска, которые поступают также на четвертый вход блока

6 адресации. Импульсы запуска преобразователя 1 аналог-код формируют в блоке 6 коды адресов, которые подаются с его выхода в оперативный запоминающий блок. 2. В последний записываются коды ординат входного сигнала в течение второго периода входного сигнала. Адреса ординат сигнала формируются блоком 6 до тех пор, пока на втором входе блока 5 блоком

7 управления не снимется разрешающий сигнал по окончании второго периода входного сигнала. По окончании второго периода входного сигнала прекращается запуск преобразователя 1 аналог-код, а в оперативном запоминаю40 щем блоке 2 накапливаются к этому моменту ординаты входного сигнала, относящиеся к одному периоду. Затем следует процесс воспроизведения пе-риодического сжатого сигнала.

По окончании второго периода входного сигнала блок 7 управления с первого выхода подает разрешающий потенциал на управляющий вход преобразователя 3 код-аналог и с второго

50 выхода блока 7 на второй вход блока

6 адресации подает тактовую частоту, с которой формируются адреса считывания в блоке 6 адресации. Адреса

«» считывания из блока 6 адресации поступают на вход оперативного запоминающего блока 2. Тактовая частота считывания в блок 7 управления поступает на второй вход с второго выхода блока 5 умножения частоты.

Считывание информации в блоке 2 происходит без ее разрушения циклически период за периодом. Считываемые коды ординат сигнала поступают на вход преобразователя 3 код-аналог, на выходе которого формируется периодический сжатый сигнал с зависящей от количества ординат на его периоде погрешностью аппроксимации, характеристики которого могут быть измерены.

В течение первого периода измеряемого сигнала устанавливается соответствующая частоте входного сигнала частота запуска преобразователя 1 аналог-код, которая гарантирует получение на периоде входного сигнала от п до 2п ординат.

С началом второго периода измеряемого сигнала на четвертый вход блока

6 адресации с первого выхода блока

5 умножения поступают импульсы запуска преобразователя 1 аналог-код, Счетчик 31 считывает количество импульсов с четвертого входа блока 6 и при каждом следующем импульсе формирует новый код адреса для блока 2.

В соответствии с этими адресами на втором периоде измеряемого сигнала в блоке 2 фиксируются коды ординат входного сигнала. После сброса всего устройства на первый вход бло- ка 6 приходят импульсы начала периодов входного сигнала, Начиная с второго импульса, каждому из них соответствует конец предыдущего и начало последующего периода измеряемого.сигнала. Эти импульсы поступают на первый вход элемента И 25, на второй

% вход которого подается разрешающий потенциал с элемента И 26 через инвертор 27. Эти импульсы подсчитываются триггерами 28 и 29 со счетным входом и в момент совпадения "единиц" на входах элемента И 26 формируется сигнал на его выходе, соответствующий концу второго периода измеряемого напряжения. От переднего фронта этого сигнала срабатывает формирователь 30 и формирует сигнал на вход элемента ИЛИ 24, а также потенциалом с выхода элемента И 26 через инвертор 27 блокируется вход элемента

И 25 и прекращается дальнейшее прохождение импульсов начала периодов

1550559

10 измеряемого сигнала на выходы счетных триггеров 28 и 29. Поступивший на вход элемента ИЛИ 24 импульс формирователя 30 производит запись кода счетчика 3 1 в регистр 22. Этот код соответствует максимальному числу зафиксированных в блоке 2 ординат входного сигнала.

После записи кода в регистр 22 срабатывает элемент 21 сравнения и своим выходным сигналом через элемент

ИЛИ 23 сбрасывает счетчик 31 адреса в нуль.

Блок 7 сигналом с шестого выхода, соединенного с четвертым входом блока 5, запирает первый выход блока

5, и частота запуска блока 1 больше не поступает на четвертый вход блока

6. Одновременно на третий вход блока

6 из блока 7 поступает выбранная тактовая частота сжатия входного сигнала.

Снова формируются счетчиком 31 ко- 5 ды адресов ординат сигнала, максимальный код которых записан в регистр

22. По достижении счетчиком 31 кода, записанного в регистре 22, на вход преобразователя 3 код-аналог последовательно подаются все записанные в блоке 2 коды ординат на одном периоде входного сигнала. Из блока 2 коды считываются без разрушения информации. Как только код счетчика 31 становится равным коду ре35 гистра 22, срабатывает элемент 21 сравнения и сбрасывает счетчик в нуль. Так как на вход счетчика 31 с третьего входа блока 6 продолжают по- 40 ступать счетные импульсы, процесс вывода информации из блока 2 продолжается. Такой процесс происходит циклически, период за периодом, до следующего запуска устройства, при ко- 45 тором произойдет запись нулевого кода в регистр 22.

Блок 7 управления работает следующим образом, Пуск QT BHeKHего ycTpoH» ства (или формируемый кнопкой на передней панели прибора) подается на формирователь 32, с выхода которого снимается сигнал общего сброса, который обнуляет все триггеры и поступает на второй выход блока 7. От заднего фронта сигнала сброса срабатывает формирователь 32, который своим сигналом устанавливает триггер 33. Выходной сигнал триггера 33 поступает на первые входы элементов И 34 и 35.

С выхода элемента И 34 на пятый выход блока 7 управления подается тактовая частота, формируемая генератором 36.

В блоке 4 определения периода происходит определение моментов начала одного периода за другим и с его второго выхода импульсы начала периодов измеряемого сигнала поступают на первый вход блока 7, а в нем— на первый вход элемента И 37, на второй вход которого подается разрешаю щий потенциал с триггера 38.

Первый импульс, прошедший через элемент И 37, переключает по счетному входу триггер 39, прямой выход которого подключен к второму входу элемента И 35. Инверсный выход триггера 40 подключен к третьему входу элемента И 35. При переключении триггера 39 срабатывает элемент И 35 и посылает на четвертый выход блока 7 разрешающий потенциал на время первого периода входного сигнала. Разрешающий потенциал с четвертого выхода блока 7 снимается при приходе следующего импульса начала периода на первый вход элемента И 37. Этот импульс сбрасывает триггер 39 и устанавливает по счетному входу триггер 40, который снимает разрешающий потенциал с третьего входа элемента

И 35. При этом на входах элемента

И 41 оказываются разрешающие потенциалы с прямого выхода триггера 40 и инверсного выхода триггера 39. С выхода элемента И 41 на шестой выход блока 7 поступает. разрешающий по1 тенциал на время второго периода измеряемого сигнала. Разрешающий потенциал с шестого выхода блока 7 снимается при приходе третьего импульса начала периода входного сигнала на первый вход элемента И 37,,от которого переключится в "1" триггер 39. Как только переключится триггер 39, на входы элемента И 42 при ходят разрешающие потенциалы, от которых на его выходе появляется сигнал, соответствующий концу второго периода измеряемого сигнала. Выходной сигнал элемента И 42 возбужцает формирователь 43, который сво,им сигналом устанавливает триггер 38.

С выхода триггера 38 устанавливается разрешающий потенциал íà пео1550559 вом выходе блока 7, который подается на преобразователь 3 код-аналог.

С инверсного выхода триггера 38 по второму входу запирается элемент

И 37, а с прямого выхода триггера 38 на первый вход элемента И 44 приходит разрешающий потенциал . С второго дхода блока 7 на второй вход элемен1

)ra И 44 приходит частота считывания, оторая, пройдя элемент И 44, постуает на третий выход блока 7 и по1 ается на второй вход блока 6 адре1 ации для формирования сжатого во

I ремени сигнала. ормулаиз обретения

1

1. Устройство для временного сжа1 ия входного сигнала по авт.св. 20

888165, о т л и ч а ю щ е е с я ем, что с целью повышения быстроействия, в него введен узел автоматического выбора предела измерения, первый выход которого подключен к 25 фходу блока определения периода вход ого сигнала и первому входу преобазователя аналог-код, с первого по ,етвертый входы узла автоматического выбора предела измерения соединены соответственно с входом устройства,. вторым и пятым выходами блока упавления и первым выходом блока опрееления периода входного сигнала,втоой выход узла автоматического выбо1 а предела измерения является вторым выходом устройства.

2. Устройство по п.1, о т л и4 а ю щ е е с я тем, что узел автоМатического выбора предела измерения содержит аналоговые коммутаторы, блок усилителей, блок элементов сравнения, блок уставок, блоки элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, шифратор, цифровой компаратор, регистр, триггер и элемент И, выход первого аналогового коммутатора через блок усилителей соединен с первым входом второго аналогового коммутатора и соответствующими первыми входами блока элементов сравнения, вторые входы которого подключены к соответствующим выходам блока уставок., выходы блока элементов сравнения соединены с соответствующими входами первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого подключены к соответствующим входам шифратора, выход которого соединен с первыми входами цифрового компаратора и регистра, выход регистра является вторым выходом узла и подключен к первому входу второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входам цифрового компаратора и второго аналогового коммутатора, выход которого является первым выходом узла, выход цифрового компаратора соединен с первым входом элемента И, выход которого соединен с вторым входом регистра, выход триггера соединен с вторым входом второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом первого аналогового коммутатора,второй вход которого является первым входом узла, первый вход триггера и третий вход регистра объединены и являются вторым входом узла, второй вход элемента И является третьим входом узла, второй вход триггера и тре 1ий вход элемента И объединены и являются четвертым входом узла.

1550559

ЯиР,Э

1550559

„Пуск

„Mpac

ВькзлЖ

Вы.ИЛ

8ихзяУ4

Вьа.2Юл

Вых. УАУ7

ВыхзЯ38

8ыхяя И

8ыхМЖ

ВИММ 40

8ьи.и4/

Выход 42

8мхзл43

Выхм38

8ыхзл4 сра .

7ç Ш

ЯВ

Т8

Разреш,Т издя 7 дш /2

8ых. f враг

Составитель Н.Бочарова

Редактор А.Лежнина Техред А.Кравчук Корректор И.Шароши

Заказ 276 Тираж 442 Подписное

ВНИИПИ Государственного комитета по изобретениям и. открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101