Коррелятор
Изобретение относится к измерительной и вычислительной технике. Цель изобретения - упрощение. В корреляторе точно определяется среднее произведение двух сигналов без применения операции умножения. Это достигается тем, что один из сигналов записывают в режиме накопления (суммирования с предыдущей записью) в блок памяти по адресам, определяемым вторым сигналом. Полученная запись воспроизводится в порядке убывания адресов, а воспроизводимый сигнал дважды осредняют по времени. Коррелятор содержит блок 1 задержки, накапливающие сумматоры 2,3, сумматоры 4, 11, блоки 5 памяти, регистры 6, коммутатор 7, блоки 8, 10 инверсии знака, блок 9 нормирования, синхронизатор 12. 2 з.п. ф-лы, 1 ил.
союз советских
РЕСГ1УВЛИН
09) (И) А1 (51)5 с О6 F 5/336
ОПИСАНИЕ ИЗОБРЕТЕНИЯ (54) КОРРЕЛЯТОР
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОИРЕТЕНИЯМ И ОтниитИЯМ
ПРИ ГКНТ СССР (21) 4277384/24-24 (22) 06.07.87 (46) 30.03.90. Бюл. Й 12 (72) И.А. Заворохин. (53) 681.3(088.8) (56) Авторское свидетельство СССР
И 1211753, кл. Я 06 Р 15/336, 1983.
Авторское свидетельство СССР
Ю 556450, кл . С 06 F 15 /336, 1975. (57) Изобретение относится к измерительной и вычислительной технике. Цель изобретения - упрощение.В корреляторе
2 точно определяется среднее произведение двух сигналов без применения операции умножения.Это достигается тем, что один из сигналов записывают в режиме накопления (суммирования с предыдущей записьа) в блок памяти по адресам, определяемым вторым сигналом.
Полученная запись воспроизводится в порядке убывания адресов, а воспроизводимый сигнал дважды осредняют по
J времени. Коррелятор содержит блок 1 задержки, накапливающие сумматоры 2, 3, сумматоры 4,11, блоки 5 памяти, регистры 6, коммутатор 7, блоки 8,10 инверсии знака, блок 9 нормирования, синхронизатор 12. 2 з.п. ф-лы, 1 ил.
1553985
Е Х;, у;:1 где N max У;
Учитывая, что фактическое значение У; пропорционально величине (Y
- У + 1) = У; + — для более точ1
4 ) 2 1 ной оценки корреляционной функции .R.„(k) получаем выражение
Н
1 )((k) =, (n+ )Z„(k). (2)
n=0
Изобретение относится к измери" тельной и вычислительной технике и может быть использовано в системах обработки сигналов.
Цель изобретения - упрощение устройства .
На чертеже приведена схема коррелятора.
Коррелятор содержит блок 1 задержки, накапливающие сумматоры 2 и 3, 10 сумматоры,.4, блоки 5 памяти, регистры б, коммутатор 7, блоки 8 инверсии знака, блок g нормирования, блок 10 инверсии знака, сумматор 11 и синхро" 15 низатор 12.
Коррелятор работает следующим образом.
Поступающий с выхода блока 9 сигнал Y подается на блок 10 инверсии
1 20 знака, где выделяется его модуль JY;(, следовательно, разрядность снижается на единицу (знаковый разряд), который поступает на адресные входы блоков
5 памяти и определяет адрес ячейки каждого из них, в которую будет осуществлена запись. Содержимое этой ячейки переписывается в соответствующий регистр б и поступает на вход соответствующего сумматора 4, на вто, 30
1 .рой вход которого с соответствующего выхода блока 1 задержки через блок 8 инверсии знака подается с соответст: вующей задержкой второй иэ анализируемых сигналов Х, . Поскольку блоки
8 и 10 управляются одним сигналом (знаком Y;) они не изменяют знакапроиэведения X; . Y;.
Получаемая на выходе сумматора 4 сумма записывается в указанную выше ячейку соответствующего блока 5. В результате в ячейке с номером и накапливается сумма Z„(k) тех значений
Х; с соответствующим знаком, для которых (У.;)=и. Следовательно, М-1 Л®1
n=O
После записи в блоки 5 памяти части сигнала X соответствующей заданной длительности Т, начинается последовательная обработка каждой из полученных записей. При этом запись воспроизводится в порядке убывания и.
Воспроизводимый с выхода блока 5 сигнал Z (k) подается через комму,атор
7 на вход первого накапливающего сумматора 2, на входе которого для последовательных моментов времени (шаro8) имеем: = Ь-1
2 М-) М-2
SN lN- " ЛМ-2. + °" + Z
Следовательно, на выхоце второго накапливающего сумматора 3 на предпоследнем и последнем шаге имеем соответственно: с„= формула и зобрет е ния
l. Коррелятор, содержащий блок задержки, два накапливающих сумматора, синхронизатор, причем информационный вход блока задержки является первым входом коррелятора, первый выход синхронизатора соединен с тактовым вхо дом блока задержки, второй выход синхронизатора соединен с тактовыми входами первого и второго накапливающих сумматоров, отличающийся тем что, с целью упрощения коррелятор содержит N блоков памяти, N регистров, N сумматоров, коммутатор, причем адресные входы блоков памяти подключены к второму входу коррелятоН-1
С = S,+ S +...+S,7 пЕ„, (3)
t =-o что совпадает с выражением (1), й- (п + - ) Z„+ - S„. (e)
ttà
Из выражений (3) и (4) видно, что как
С ц,, так и Ctt дают одинаковую.по точности оценку корреляционной функции R (k) соответственно, сверху и снизу с точностью до постоянного множителя.
Из выражения (4) следует, что на выходе сумматора 11 (выходе коррелято1 ра) получаем выражение (2), соответствующее наиболее точной оценке корреляционной функции В.„ (к), 5 15539 5 ра, i-й (i 1,...,Nj выход блока задержки соединен с первым входом
i-го сумматора, выход которого соеди" нен с информационным входом i-го бло5 ка памяти, выход которого соединен с
1-м информационным входом коммутатора и с информационным входом i-ro регистра, выход которого соединен с вторым входом i-го сумматора, выход ком-10 мутатора соединен с информационным входом первого накапливающего сумматора, выход которого соединен с инфор" мационным входом второго на капли ва оцего сумматора, прямой выход которого 15 является выходом коррелятора, третий выход синхронизатора соединен с входом разрешения записи-считывания каж- дого блока памяти, четвертый выход синхронизатора соединен с тактовым 20 входом каждого регистра, пятый выход синхронизатора соединен с управляющим входом коммутатора, 2. Коррелятор по и. 1, о т л и" 25 ч а ю шийся тем, что, с целью повышения точности, в него введен (N+1)-й сумматор, первый и второй входы которогр соединены соответственно с выходом второго накапливающего сумматора и с инверсным выходом первого накапливающего сумматора, выход (N+1)-го сумматора является выходом коррелятора.
3. Коррелятор по пп. 1 и 2, о т л и ч а ю шийся тем, что, с целью упрощения за счет уменьшения обьема памяти блоков памяти, он со- держит (N+1)-.блок инверсии знака и блок нормирования, причем вход блока нормирования является вторым входом коррелятора, тактовый вход блока нормирования соединен с шестым выходом синхронизатора, i-й выход блока задержки соединен с информационным входом i-го блока инверсии знака, выход которого соединен с первым входом
i-го сумматора, выход блока нормирования соединен с информационным входом блока инверсии знака, выход которого соединен с адресным входом каждого блока памяти, вход управления знаком каждого блока инверсии знака подключен к входу знакового разряда второго входа коррелятора.
Составитель В. Орлов
Редактор Л. Веселовская Техред А.Кравчук .Корректор С. Шевкун
Заказ 458 Тираж 562 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Иосква, Ж-.35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г.ужгород, ул.Гагарина, 101
