Коррелятор

 

Изобретение относится к вычислительной технике. Целью изобретения является повышение точности и быстродействия и расширение функциональных возможностей за счет определения разности доплеровских частот и ускорений. Работа коррелятора происходит в три этапа, при этом частота формирования выбора по одному из каналов сначала постоянна, затем изменяется по линейному и квадратичному закону. Коррелятор содержит аналого-цифровые преобразователи 1, 6, блок 2 задержки, блоки 4, 3, 10, 14 элементов И, блоки 8, 11, 15 элементов ИЛИ, элементы И 7, 13 блок 9 аналогоцифровых преобразователей, блок 12 перемножителей, блок 16 накопителей, блок 17 определения максимума, дешифратор 18, синхронизатор 19, регистры 20, 21, 22. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) (51) 5 С 06 Г 15/336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ 1 КНТ СССР (21 ) 44531 041 24-24 (22) 10. 05. 88 (46) 23.02. 90. Бюл. Р 7 (75) И. И.Обод (53) 681.3 (088.8) (56) Авторское св иде тельство СССР

К 1201846, кл. 0 06 F 15/336, 1984 ° (54) 1(ОРРЕЛЯТОР (57) Изобретение относится к вычислительной технике. Гелью из об ретения является повьш ение точности и быстродействия и расширение Функциональных возможностей за счет определения разности доплеровских частот и ускоре2 ний. Работа коррелятора происходит в три этапа, при этом частота Формирования выбора по одному иэ каналов сначала постоянна, а затем изменяется по линейному и квадратичному закону. Коррелятор содержит аналогоиифровые преобразователи 1, 6, блок

2 задержки, блоки 4, 3, 10, 14 элементов И, блоки 8, 11, 15 элементов

ИЛИ, элементы И 7, 13,блок 9 аналогоцифровых преобразователей, блок 12 перемножителей, блок 16 накопителей, блок 17 определения максимума, дешиЬратор 18, синхронизатор 19, регистры

20, 21, 22. 1 ил.

1545228

Изобретение относится к измерительной и вычислительной технике и может быть использовано для измерения функции взаимной корреляции меж5 ду двумя случайными процессами, задержанными один относительно другого и подвергнутых искажениям за счет доплеровской частоты.

Пелью изобретения является повыше- 10 ние точности и быстродейстния и расширение функциональных возможностей за счет определения разности доплеровских частот и ускорений.

На чертеже приведена структурная схема коррелятора.

Коррелятор содержит аналого-цифровой преобразователь 1, блок. 2 задержки, блоки 3 и 4 элементов И, вход 5 запуска,.аналого-циЪровой преобразователь 6, элемент И 7, блок 8 эле ментов KIH, блок .9 аналого-цифровых преобразователей, блок 10 элементов

И, блок 11, элементов ИПИ, блок 12 перемножителей, элемент И 13, блок 14 25 элементов И, блок 15 элементов ИЛИ, блок 1 6 накопителей, блок 17 опреде» ления максимума, дешифратор 18, синхронизатор 1 9, регистры 20-22.

Коррелятор .работает следующим об- 30 разом, При поступлении импульса запуска на вход коррелятора запускается синхронизатор 1 9. Начинается первый цикл . вычисления взаимной корреляционной функции. С выходов синхронизатора 19 на синхровходы аналого-цифровых преобразователей 1 и 6 поступают импульсы квантования одинаковой частоты, По этим импульсам аналого-цлЬровые пре- 40 образователи преобразуют входные аналоговые сигналы в цифровой код . Пифровые отсчеты с выхода аналого-цифрового преобразователя 1 поступают на вход блока 2 задержки, где и задержи- 45 ваются на И импульсов квантования, т,е. образуются N каналов вычисления ординат ВКФ. Выходные отсчеты с выхода блока 2 задержки прох6дят через блок элементов И 4, через блок элементов ИЛИ 8 -и поступают на входы блока 12 перемножителей, на вторые входы которого через блок элементов

ИЛИ 11, элемент И 7 поступают цифро" вые отсчеты с второго аналого-цифро55 вого преобразователя 6, Коды эти перемножаются в блоке 12 перемножителей и поступают в блок 16 накопления„где накапливаются в течении времени накопления Т, По окончании накопления на выходе блока 16 накопления выделяются ординаты ВКФ, Блок 17 определения максимума определяет код ординаты с максимальным значением и выделяет его на своем выходе. Этот код по импульсу с выхода синхронизатора 19 записывается в регистр 20, Таким образом, заканчивается первый цикл вычисления, В этом цикле определено грубо время задержки принимаемого шумового сигнала. Код канала с максиMGJlbHblM значением выделяется на первом выходе устройства и поступает на входы дешифратора. По окончании первого цикла синхронизатор 19 выделяет на своем синхровыходе импульс, по которому разрешается работа блоков элементов И 1 0 и 14 и дешифратора 18 .

Дешифратор 18 расшифровывает код канала и выдает разрешающий сигнал на блок элементов И 3, в результате которого с выхода блока 2 задержки цифровые коды проходят через блок 3 только с расшифрованного канала, т.е, канала определяемого время задержки принятого шумового сигнала. Начинается второй цикл вычисления ВКФ, В этом цикле цифровые отсчеты с расшиФрованного номера канала блока 2 задержки проходит через блок элементов И 3, объединяется в блоке элементов ИЛИ 5, проходит через блок. элементов ИПИ 8 на первые входы блока 12 перемножения. На синхровходы первого АЦЧ 1 в этом случае поступают импульсы квантования с постоянной частотой квантования (т.е. аналогично фиг.4), а на синхровход блока APII поступают импульсы квантования с изменяемой частотой квантования по линейному закону. На синхровход АЦП 6 поступают синхросигналы, аналогичные как и на

AU1I I, Количество АЦП в блоке 9 соответствует числу M каналов компенсации доплеровской частоты, Пифровые отсчеты с выхода АЦП 6 и блока AIIII 9 через открытый блок элементов И 10 блок элементов ИЛИ 11 проходят на вторые входы блока 12 перемножителей, где перемножаются с цифровыми отсчетами АЦП 1. Результаты перемножения поступают на входы блока 16 накопителей, где накапливаются. По окончании накопления на выходе блока 16 получаются результаты вычисления ВКФ.

Ординаты ВКФ в блоке 1? сравниваются и на выходе блока 17 выделяется но =

5 15 мер канала с максимальной ординатой

ВКФ. По окончании второго цикла вычислений на синхровыходе синхронизатора ) 9 выделяется импульс, который записывает в регистр 21 код номера канала с максимальной ординатой ВКФ.

Таким образом, в результате вычислений второго цикла осуществилось нахождение разности частоты Доплера.

Начинается третий цикл вычислений, в ходе которого осуществляется вычисление ВКФ с поправкой на ускорение. Работа элементов устройства остается прежней. Однако в этом случае на синхровход AHII 1 поступают импульсы с постоянной частотой квантования, а на синхровходы блока АЦП 9 и AHII 6 импульсы квантования с частотой квантования, изменяемой по квадратическому закону. Этим удается компенсировать ускорение источника шумового сигнала.

По окончании цикла накопления на выходе блока )6 накопления определяется оценка ВКФ с компенсацией ускорения. Ординаты ВКФ сравниваются в блоке )7, на выходе которого выделяется номер ординаты с максимальным значением, Этот номер несет информацию об ускорении и этот номер по импульсу с второго выхода записи записывается в регистр 22, Таким образом, по окончании трех циклов в предложенном устройстве определяется время задержки, разность доплеровских частот и разность ускорений. При необходимости можно значение максимальной ординаты

ВКФ по этим трем циклам записывать в соответствуюшие регистры и иметь информацию об ВКФ. По окончании каждого цикла на блок 16 накопления с синхронизатора 19 выдается импульс обнуления.

Формула изобретения

Коррелятор, содержащий два аналого-цифровых преобразователя, блок накопителей, блок перемножителей, два блока элементов И, синхронизатор, первый и второй выходы которого соединены с входами запуска соответст.— венно первого и второго аналого-цифровых преобразователей, информационные входы которых являются соответствующими информационными входами коррелятора, выход. первого аналого-циЬрового преобразователя соединен с входом блока задержки, вход запуска

45228

10 симума, три регистра, дешифратор, при20

3 0

55 синхронизатора является входом запуска коррелятора, о т л и ч а ю щ и йс я тем; что, с целью повышения точности -и быстродействия, в него введены блок аналого-цифровых преобразователей, третий и четвертый блоки элементов И, три блока элементов ИЛИ, два элемента. И, блок определения макчем группа выходов блока задержки соединена с группами информационных входов первого и второго блоков элементов И, группа выходов nepaoro блока элементов И соединена с первой группой входов первого блока элементов ИЛИ, вторая группа входов которого соединена с группой выходов второго блока элементов И, управляюпрп) вход которого соединен с первыми входами первого и второго элементов И и третьим выходом синхронизатора, группа выходов которого соединена с группой входов запуска блока аналого-цифровых преобразователей и с группой информационных входов третьего блока элементов И, информационный вход которого соединен с вторым входом второго элемента И и с вторым выходом синхронизатора, i-й (i = 1...,, М, М вЂ” число интервалов дискретизации доплеровской частоты) выход блока аналого-цифровых преобразователей соединен с i-м входом четвертого блока элементов И, (М+1) -й вход которого соединен с выходом второго аналого-цифрового преобразователя и вторым входом первого элемента И, выход ко— торого соединен с первым входом блока элементов ИЛИ, (i+1)-й вход которого соединен с i-м выходом четвертого блока элементов И, а группа выходов соединена с первой группой входов блока перемножителей, вторая группа входов которого соединена с группой выходов первого блока элементов ИЛИ, а группа выходов соединена с группой входов блока накопителей, вход разрешения работы, вход обнуления и группа выходов которого соединены соответственно с выходом третьего блока эле";. ментов KIN, с четвертым выходом синхронизатора и с группой входов блока определения максимума, выход которого соединен с информационными входами первого, второго и третьего регистров, первый .вход третьего блока элементов ИПИ соединен с выходом второго элемента И, (1+))-й вход третьего

1 545228

Составитель В.Орлов

Техред А.Кравчук

Корректор Н.Король

Редактор Г.Гербер

Заказ 492 Тираж 561 Подписное

BHHHIIH Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 блока элементов ИЛИ соединен с -м. выходом третьего блока элементов i, выход первого регистра соединен с информационным входом дешийратора и является выходом задержки коррелятора, выход второго регистра соединен с входом задания временных параметров синхронизатора и является выходом разности доплеровских частот корреля- 10 тора, выход третьего регистра являет-. ся выходом разности ускорений коррелятора, выход деши ратора соединен с управляющим входом первого блока элементов И, пятый выход синхронизатора соединен с управляющими входами третьего и четвертого блоков элементов И и с входом разрешения работы дешиЪратора, шестой, седьмой и восьмой выходы синхронизатора соединены соответственно с входами разрешения записи первого, второго и третьего регистров .