Шифратор позиционного кода
Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах кодирования информации. Цель изобретения - повышение быстродействия шифратора. Шифратор содержит генератор 1 тактовых импульсов, элемент И 2, счетчик 3, блок 4 ввода информации, коммутатор 5, мультиплексоры 6, 7 и элемент 8 эквивалентности. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ .
РЕСПУБЛИН
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н A ВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
IlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР (21) 4424570/24-24 (22) 04.04.88 (46) 15.02.90. Бюл. У, 6 (72) В.И.Плиш и М.В.Коханый (53) 681.325 (088.8) (56) Авторское свидетельство СССР
У 1311033, кл. Н 03 М 7/00, 1987.
„„Я0„„1543548 А 1 (51) 5 Н 03 И 7/00
2 (54) ШИФРАТОР ПОЗИЦИОННОГО КОДА (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах кодирования информации. Цель изобрете. — . ния — повышение быстродействия шифратора. Шифратор содержит генератор 1 тактовых импульсов„ элемент И 2, счетчик 3, блок 4 ввода информации, коммутатор 5, мультиплексоры б, 7 и, элемент 8 эквивалентности. 1 ил.
1543548
Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах кодирования информации.
Цель изобретения — повышение быстродействия шифратора.
На чертеже представлена структурная схема шифратора.
Шифратор содержит генератор 1 так- р товых импульсов, элемент И 2, счетчик 3, блок 4 ввода информации, коммутатор 5, мультиплексоры 6 и 7 и элемент 8 эквивалентности.
Шифратор позиционного кода работает следующим образом.
В исходном состоянии отсутствуют сигналы на входах мультиплексора 6
7, уровни сигналов с их выходов разрешают прохождение тактовых импульсов через элемент И 2 на вход счетчика 3 и информации с прямых выходов разрядов счетчика 3 (кроме
20 старшего разряда) и единичного уров( ня с выхода элемента 8 эквивалентнос- 25 ти (как старшего разряда выходной ин1 формации) через коммутатор 5 на вход устройства.
При поступлении сигнала с одного из входов первой(или второй группы выходов (старшей) половины выходов блока 4 ввода информации на один из входов мультиплексоров 6 и 7 на выходе элемента 8 эквивалентности появляетСя нулевой (остается единичный) 35 уровень, поступающий на вход стар" шего разряда адресных входов мультиплексоров 6 и 7 . При поступлении со счетчика 3 на остальные адресные входы мультиплексоров 6 и 7 кодовой ком- 40 бинации, которая с учетом установившегося уровня адресного входа старшего разряда соответствует кодовой ком" бинации, разрешающей прохождение сигнала именно с данного информационноrо входа, на выходе одного из муль.типлексоров 6 и 7 появляется сигнал, запрещающий прохождение тактовых импульсов на вход счетчика 3. Появление сигнала на выходе мультиплексора 7 разрешает прохождение через коммута50 тор 5 информации с инверсных выходов .счетчика 3 (кроме старшего разряда) и с выхода элемента 8 эквивалентности °
Остановка счетчика 3 служит разрешением считывания информации с выходов устройства. После снятия сигнала с выхода блока 4 ввода информации цикл работы повторяется.
Таким образом, введение элемента совпадения повышает быстродействие устройства в среднем в два раза за счет того, что поиск активного выхода блока ввода информации ведется двумя мультиплексорами одновременно во встречном направлении и сразу только в той половине выходов, к которой относится активный.
Формула и з обретения
Шифратор позициойного кода, содержащий блок ввода информации, первая и вторая группы выходов которого соединены с соответствующими информационными входами первого и второго мультиплексоров, генератор тактовых импульсов, выход которого соединен с первым входом элемента И, выход которого соединен с входом счетчика, прямые выходы разрядов которого, кроме старшего, соединены с одноименными входами, кроме последнего, первой группы входов коммутатора и одноименными адресными входами первого мультиплексора, выход которого соединен с вторым входом элемента,И, инверсные выходы разрядов счетчика, кроме старшего разряда, соединены с одноименными входами, кроме последнего, второй группы входов коммутатора и одноименными адресными входами второго .мультиплексора, выход которого соединен с третьими входами элемента И и коммутатора, выходы которого являются выходами шифратора., о т л и ч аю шийся тем, что, с целью повышения быстродействия шифратора, в него введен элемент эквивалентности, входы которого подключены к соответствующим выходам первой или второй группы блока ввода-информации, выход элемента эквивалентности соединен со
t старшими разрядами адресных входов первого и второго мультиплексоров и последними входами первой и второй групп входов коммутатора.
