Преобразователь прямого последовательного кода в дополнительный
Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки информации. Цель изобретения - упрощение преобразователя. Последний содержит триггеры 1, 2, элемент 3 задержки, элемент 4 ИЛИ, элемент 5 НЕ, элементы 6-8 И. Имеется также информационный вход 9, знаковый и установочный входы 10, 11 и вход 12 синхронизации, выход 13 знака и информационный выход 14. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛ ИСТИЧЕСНИХ
РЕСПУБЛИН (51)5 H 03 M 7/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
flQ ИЗОБРЕТЕНИЯМ И OTHPblTHHM
ПРИ ГКНТ CCCP
1 (21) 4415452/24-24 (22) 25.01.88 (46) 23.01.90. Бюл. ¹ 3 (72) В.И.Жеребятьев и А.Г.Батюк (53) 681.325(088.8) (56) Авторское свидетельство СССР № 611205, кл. Н 03 M 7/00, 1975.
„„SU„„5 255 А1
2 (54) ПРЕОБРАЗОВАТЕЛЬ ПРЯМОГО ПОСЛЕДОВАТЕЛЬНОГО КОДА В ДОПОЛНИТЕЛЬНЫЙ (57) Изобретение относится к вычислительной технике и может быть ис-. пользовано в устройствах обработки информации. Цель изобретения — упрощение преобразователя. Последний содержит триггеры 1,2, элемент 3 задержки, элемент ИЛИ 4, элемент НЕ 5, элементы И 6-8. Имеется также информационный вход 9, знаковый и установочный входы 10 11 и вход 12 синхронизации, выход 13 знака и информационный выход 14. 1 ил.
1538255
Изобретение относится к вычислительной технике и может быть использовало в устройствах обработки информации.
Цель изобретения — упрощение устройства.
Па чертеже представлена схема преобразователя.
Преобразователь прямого последова" 10 ,тельного кода в дополнительньм содер,жит триггеры 1 и 2, элемент 3 задерж-! ки, элемент ИЛИ 4, элемент НЕ 5, (,.элементы. И 6-8. На чертеже также показаны информационный вход 9, знаковый 10 и установочный ll входы и вход . l2 синхронизации, выход 13 знака и информационный выход 14.
Рассмотрим работу преобразователя
1 на пример е прео бр аз ов ания кодов чис ел 20
А = О. 1001, A = 1.0101, Аз =. l. 0110.
Пример 1. Преобразование прямого положительного числа А 1 = ,= 0.1001 в дополнительный код. В этом ,,случае число должно пройти на выход 25 без изменения, так как положительные числа во всех кодах представляются одинаково.
Перед началом преобразования путем подачи импульса на вход 11 схемы осу- 30, ществляется установка триггеров l и 2 в исходное состояние, при котором на прямых выходах триггеров будет низкий потенциал, а на инверсных — высокий потенциал.
Низким потенциалом с прямого выхода триггера 1 закрыт по второму входу элемент И 6, а низким потенциалом с прямого выхода триггера 2 зак-. рыт по третьему входу элемент И 8, 40 высоким же потенциалом с инверсного выхода триггера 2 по третьему входу открыт элемент И 7. Знак преобразуемого числа записывается по входу 10 в триггер 1. В данном примере îí ра- 45 вен нулю, поэтому триггер 1 остается в нулевом состоянии и на выход 13 (знак числа) проходит ноль. После этого подаются последовательным кодом, начинал cмладшего Разряда» разряды преобразуемого числа.При этом единице в разряде числа соответствует положительный импульс, а нулю — отсутствие импульса.
В первом такте импульс, соответст55 вующий единице младшего разряда преобразуемого кода, поступает по входу
9 на первый вход элемента И 7. В этот же момент поступает первый тактовый импульс по входу 12 на второй вход элемента И 7. Следовательно, еджич-. ный импульс младшего разряда преобразуемого числа с выхода элемента И 7 через элемент ИЛИ 4 проходит на выход
14 преобразователя.
Во втором тактовом моменте на вход
9 поступает значение второго разряда преобразуемого числа. На выходе 14 будет нуль.
Таким образом, на выходе образует". ся код 0.1001, что соответствует исходному числу, т.е. число положительное и оно прошло на выход без преобразования.
Пример 2. Преобразование прямого кода отрицательного числа
A> = 1 ° 0101 в дополнительный. Перед началом преобразования подачей импульса начальной установки по входу 11 оба триггера 1 и 2 устанавливаются в .исходное состояние так же, как в предыдущем случае. Затем поступает импульс, соответствующий единичному значению знака преобразуемого числа по входу 10 на вход S триггера 1 и переводит его в единичное состояние.
Одновременно этот же импульс проходит на выход 13 (знак преобразованного числа) .
Высоким потенциалом с прямого выхода этого триггера,по второму входу открывается элемент И 6. Жтем по входу 9 поступает единичное значение младшего разряда преобразуемого кода и первый тактовый импульс по входу 12.
На выходе элемента И 7 появляется импульс, который через элемент ИЛИ 4 проходит на выход 14 как значение младшего разряда преобразованного кода. Этот we импульс единичного значения младшего разряда преобразуемого кода, задержанный элементом 3 .задержки на время переходных процессов в элементе И 7, проходит через элемент
6 на S-вход триггера 2. Триггер 2 переходит в единичное состояние, при котором высокий потенциал появляемся на прямом выходе триггера и низкий— на инверсном. Низким потенциалом с инверсного выхода триггера 2 элемент
И 7 закрывается по третьему входу и теперь с выхода И 7 будет всегда сниматься нуль независимо от значений разрядов числа, поступаемых но входу
9, и наличия тактовых импульсов на входе 12. Высоким же потенциалом с прямого выхода триггера 2 открывает-, 5 15382 ся элемент П 8. Значения очередных разрядов, поступаемых по входу 9, инвертируются элементом HE 5 и прохо.-, дят на первый вход элемента И 8. Поэтому с поступлением очередных такто"..
5 вых импульсов на вход 12 инверсные значения разрядов входного числа бу,дут сниматься с выхода элемента И 8 и через элемент ИЛИ 4 проходить на выход 14 (второй разряд равен единице, а третий — нулю).
Таким образом по окончании ввода преобразуемого числа с выходов 13 и
14 будет снят код 1,1011, что соответствует значению дополнительного кода преобразуемого числа А = — 1.0101.
Пример 3. Преобразование прямого кода отрицательного числа
А. = 1.0110 в дополнительный. Перед
3 началом преобразования подачей импульса начальной установки на вход
ll оба триггера 1 и 2 устанавливаются в нулевое состояние, как и в предыдущих случаях. Затем поступает импульс, соответствующий единичному значению знака преобразуемого числа по входу 10 на вход S триггера l и пере . водит его в единичное состояние. Одновременно этот же импульс проходит на выход 13 (знак преобразованного числа) схемы.
Высоким потенциалом с прямого выхода этого триггера по второму входу откроется элемент 6. Затем IIo входу
9 поступает значение младшего разряда преобразуемого кода и по входу 12 первый тактовый импульс. Так как значение младшего разряда кода нуль, то на выходе 14 будет нуль и триггер 2 тоже останется в нулевом состоянии.
С приходом второго тактового импульса на вход 12 поступает значение второго разряда преобразуемого числа.
Следовательно, единичный импульс через элементы И 7 и ИЛИ 4 проходит на выход 14, Одновременно с задержкой в элементе 3 этот импульс поступает на
S-вход триггера 2 и переводит его в
30 единичное положение. Становится открытым по третьему входу элемент И 8
55 н закрывается по третьему входу элемент И 7. Теперь инвертированные значения очередных разрядов преобразуемого числа будут проходить через элементы И 8 и ИЛИ 4 на выход 14 (третий разряд равен нулю, а четвер-: тый — единице). Таким образом, на выходе преобразователя получают код
1.1010, что действительно соответст".. вует дополнительному коду входного числа А = 1.0110.
Предлагаемого устройство может использоваться и для обратного преобразования, Формула изобретения
Преобразователь прямого последовательного кода в дополнительный, содержащий триггеры, элементы И, элемент ИЛИ и элемент НЕ, выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, прямой выход первого триггера соединен с первым входом второго элемента И, первый вход третьего элемента И и вход элемента НЕ объединены и являются информационным входом преобразователя, вторые входы первого и третьего элемен" тов И объединены и являются входом синхронизации преобразователя, выход третьего элемента И соединен с вторым входом элемента .ИЛИ, выход которого является выходом преобразователя, отличающийся тем, что, с целью упрощения преобразователя, в ненего введен элемент задержки, выход которого соединен с вторым входом второго элемента И, выход которого соединен с S-входом второго триггера, прямой и инверсный выходы которого соединены с третьими входами соответственно первого и третьего элементов
И, R-входы триггеров объединены и являются установочным входом преобразователя, вход элемента задержки подключен к информационному входу преобразователя, S-вход первого триггера является знаковым входом и соединен с одноименным выходом преобраэовате" ля.
