Двухканальный фазовый компаратор

 

Изобретение может быть использовано в радиоизмерительной технике. Цель - повышение быстродействия измерений. Цель достигается введением в каждый канал 1, 2 двух усилителей-ограничителей 3, 4 и 5, 6, входы которых соединены с входами устройства, а выходы - с входами соответствующих преобразователей 7, 8 фазового сдвига в интервал времени и входами времязадающих блоков 12 и 13. Устройство содержит также блоки 9 и 10 квантования, генератор 11 импульсов, формирователи 14 и 15 кодов, вычислительные блоки 16 и 17, блок 18 сравнения кодов и блок 19 управления. Поставленная цель достигается тем, что времязадающие блоки 12 и 13 дополнительно содержат последовательно соединенные Д-триггеры, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И и трехвходовые элементы И. Блоки 12 и 13 содержат также управляемый триггер, Д-триггер, элемент И и времязадающий счетчик. Повышение быстродействия достигается за счет сокращения паузы между измерениями. 1 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)5 G 01 R 25 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д BTOPCHOMY СВИДЕТЕЛЬСТВУ

Вх

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4427509/24-21 (22) 17.05.88 (46) 23.01.90. Бюл. - 3 (72) С.А. Кравченко, В.В. Кудряшов, В.Б. Новиков, С.В. Чепурных и H.Ê. Чмых (53) 621.317.77 (088.8) (56) Авторское свидетельство СССР

У 892345, кл..G Ol R 25/00, 1980.

Авторское свидетельство СССР

Р 900214, кл. G 01 R 25/00, 1980. (54) ДВУХКАНАЛЬНЫЙ ФАЗОВЫЙ КОМПАРАТОР (57) Изобретение может быть использовано в радиоизмерительной технике.

Цель — повышение быстродействия измерений. Цель достигается введением в каждый канал 1,2 двух усилителейограничителей 3,4 и 5,6, входы которых соединены с входами устройства, „„SU„„1538144 А 1 а выходы — с входами соответствующих преобразователей 7,8 фазового сдвига в интервал времени и входами времязадающих блоков 12 и 13. Устройство содержит также блоки 9 и 10 квантования, генератор 11 импульсов, формирователи 14 и 15 кодов, вычислительные блоки 16 и 17, блок 18 сравнения кодов и блок 19 управления ° Поставленная цель достигается тем, что времязадающие блоки 12 и 13 дополнительно содержат последовательно соединенные D-триггеры, элементы ИСКЛЮЧАЮШЕЕ

ИЛИ, элементы И и трехвходовые элемен.ты И. Блоки 12 и 13 содержат также управляемый триггер, D-триггер, эле- а

Cl мент И и времязадающий счетчик. Повышение быстродействия достигается за счет сокращения паузы между измерениями 1 з,п ° ф лы 3 иле

1538144

Изобретение относится к радиоизмерительной технике и может быть использовано для построения двухканальных компараторов фазы.

Цель изобретения — повьппение быстродействия измерений.

На фиг.1 приведена структурная схема двухканального фазового компаратора; на фиг.2 - времязадающий блок; на фиг.3 - эпюры, поясняющие принцип работы.

Фазовьп". комн (фиг. 1) содержит два измерительных канала 1 и 2, содержащих соответствующие последовательно соединенные два усилителяограничителя 3,4 и 5,6, преобразователи 7 и 8 сдвига фаз в интервалы. времени, блоки 9 и 10 квантования, вторые входы которых подключены к 20 выходу генератора 11 импульсов и входам времязадающих блоков 12 и 13, формирователи 14 и 15 кодов и вычислительные блоки 16 и 17, выходы кото-;

Рых соединены с входом блока 18 срав- 25 кения кодов, выходом соединенного с входом блока 19 управления, первый выход которого соединен с вторым .входом блока 16, второй — с вторым входом блока 17, а третий — c вторыми входами формирователей 14 и 15 кодов и вторыми входами времязадающих блоков 12 и 13. Третий и четвертый входы времязадающего блока 12 соединены соответственно с выходами уси" лителей-ограничителей 3 и 4, а выход — с вторым входом вычислительного блока 16. Третий и четвертый входы времязацающего блока 13 соединены соответственно с выходами усилителей- 4 ограничителей 5 и 6,,а выход — с вторым входом вычислительного блока 17.

Схема времязадающего блока (фиг ° 2) содержит последовательно соединенные управляемый тРиггеР 20, D-триггеР 21, 45 элемент 22 совпадения, времязадающий счетчик 23 и дополнительные второй 24 и третий 25 D-триггеры, соединенные тактовыми входами с выходом управляемого триггера 20, два элемента ИСКПЮЧАЮП1ЕЕ ИЛИ 26 и 27, соединенные входами соответственно с D-вхо-, дом и выходом второго 24 и третьего

25 D-триггеров, три двухвходовых элеМрНТВ 28-30 совпадения с инверсией входы первого 28 и второго 29 элементов соединены с выходами соответствую= щих элементов ИСКП1ОЧАКЩЕЕ ИЛИ 26 и

27, а выходами — с входами третьего двухвходового элемента 30 совпадения с инверсией, и дна трехвходовых элемента 31 и 32 совпадения с инверсией, первые входы которых соединены между выходом D-триггера 21, второй и третий входы элемента 31 соединены соответственно с выходом элементов

28 и 32, а выход — с вторым входом элемента 28 и вторым входом элемента

32, третий вход которого соединен с выходом элемента 29, а выход - с вторым входом элемента 29. С-вход Dтриггера 21 соединен с выходом элемента 30, D-вход с выходом триггера 20, а выход через элемент 22 соединен с входом времязадающего счетчика 23..

Компаратор работает следующим образом.

На вход измерительного канала 1 поступают два сигнала с частотой F> .. и заданным сдвигом фаз ц „, на второй вход канала 2 поступают сигналы с частотой Р и фазовым сдвигом с, который нужно сравнить с заданным. В усиI лителях-ограничителях 3-6 происходит преобразование формы входных сигналов в сигналы типа меандр с фронтами и срезами, привязанными к нулевым переходам входных сигналов через нулевой уровень. С помощью преобразователей 7 и 8 фазовых сдвигов в интервалы времени формируются эквивалентные временные интервалы, которые затем в блоках 9 и 10 квантования заполняются счетными импульсами частотой r = 1/tо от генератора 11 импульсов, и образующиеся пачки импульсов Регистрируются формирователями 14 и 15 кодов.

Времязадающие блоки 12 и 13 формируют для каждого канала время измерения, равное целому числу периодов сигнала и определяемое из условия изм иЗм Т1" Т о где T — период сигнала (Т1 = 1/F, или Т = 1/F );

tö „„- некоторое базовое время о измерения, одинаковое для обоих каналов;

Ct„ /T)- целая. часть отношения мо

tИЗ

На частотах свыше Г = 1/t <>м о время измерения в диапазоне частот изменяется в пределах 1 изм (1 ц ( изм

+ AT а в области частот

F < 1/t оио определяется периодом

5 15381 сигнала. За время измерения в формирователях 14 и, 15 кодов формируются ко,? ы N q — (» t Ч,)/t и N p ,=(K t ч,. )/1„, а во времязадалцих блоках 12 и 13 формируются коды !!!

NT = (;К т„)/t„ !!»

N1- = (Е. Т,-,)/t.

Т2 1 Ъ1

Эти коды вводятся в вычислительные блоки 16 и 17, выполнянхцие деление

КОДОВ N 4 /N» Nq /Ит H Hx умножение на масштабный множитель 360. Результаты вычисления соответствуют заданному и сравниваемому сдвигам фаз в градусах. Блок 18 сравнения кодов осуществляют вычитание полученных

КОДОВ lf u Q так KBK формирует код 20 и = „-, соответствующий отклонению сравниваемого сдвига фаз от заданного. Этот блок может быть реализован как аппаратными, так и програм" мными средствами. В последнем случае 25 для этой цели можно использовать имеющиеся.вычислительные блоки 16 и 17.

Управляет работой компаратора блок

19 управления. По команде с блока 19 управления (фиг.3) управляемый триг- 30 гер 20 (фиг.2) устанавливается в единичное состояние. Под действием фронта импульса, формируемого управляемым триггером 20, переключается второй 24 и третий 25.D-триггеры н состояние, соответствующее потенциалам сигналов (фиг. Зб,е) на их D-триггерах. В результате этого на выходе элементов ИСКЛ10ЧАЮ1ЧЕЕ.ИЛИ 26 и 27 после указанного момента времени ус- 40 танавливается нулевой потенциал (фиг.Зк,л). До начала времяизмеритель" ного цикла на выходах трехвходовых элементов 31 и 32 совпадения с инверсией имеют место единичные потенциа- 4б лы, поскольку D-триггер 2), непосредственно формирующий импульс времени измерения (фиг.3r), находится в нулевом состоянии. Таким образом, первый 28 и второй 29 двухвходовые я0 элементы совпадения с инверсией открыты для сигналов с выхода элементов

ИСИПОЧАЮЦ1ЕЕ ИЛИ 26 и 27.

Любой из указанных сигналов, первый изменяющий. потенциал из состояния "0" в "1", приводит через третий двухвходовый элемент 30 совпадения с, инверсией (фиг.Зм) к переключению

D-триггера 21 в состояние "1", что

44 в свою очередь снимает потенциал установки с третьих входов трехвходовых элементов 31 и 32 совпадения с инверсией. Однако на одном из вторых входов указанных элементов имеет место нулевой потенциал инверсии сигнала, вызвавшего переключение D-триггера 21, что удерживает соответствук»щий ему трехвходовый элемент совпадения с инверсией в единичном состоянии, а переключающие в "0" другого трехвходового элемента совпадения с инверсией блокирует их дальнейшие переключения. Таким образом, тактовый вход D-триггера 21 оказывается подключенным к. сигналу, вызывавшему его переключение в единичное состояние, что определяет в дальнейшем и завершение измерительного цикла тем же сигналом,-Переключение D-триггера 21 в единичное состояние открывает элемент 22 совпадения, через который от генератора 11 импульсов на времязадающий счетчик 23 начинают поступать счетные импульсы частоты 1 . К выходу N-ro разряда времязадающего счетчика 23 подключен вход сброса установочного триггера 20, и в момент заполнения этого разряда, соответствующий времени t,д !, р N .t установочный о триггер 20 переключается в нулевое состояние.

Ближайшим фронтом сигнала (фиг.Зм)

D-триггер 21 также установится в

"0" и закрывает элемент 22 совпадения, что соответствует окончанию вре- мени измерения. Код времязадающего счетчика 23, равный Нг !, вводится в вычислительный блок 16 (17), а импульс с выхода D-триггера 21 длительностью t „g», = п,.T или t „зм =

= п Т управляет блоком 9 или 10 квантов ания, Как видно из эпюр (фиг.Зг), на низких частотах суммарное время паузы двух измерений равно Т, 1/2, что соответствует среднему значению паузы в пересчете на одно измерение

Т,(>/4, В известных устройствах длительность паузы составляет период сигнала. Таким образ ом, предлагаемьп компаратор сокращает паузу между измерениями в 4 раза, что приводит к общему повышению быстродействия измерений на низких и инфранизких частотах.

1538144

Формула из обретения

- 1. Двухканальный фазовый компаратор, содержащий в каждом канале вре5 мязадающий блок и последовательно соединенные пр еобр аз ов атель фаз ово го сдвига в интервалы времени, блок квантования, формирователь кодов и вычислительный блок, вторым входом соеди- 10, ненный с.первым выходом времязадающего блока, второй выход которого соединен с вторым входом блока квантования, и общие для обоих каналов генератор импульсов, соединенный выходом с первыми входами времязадающих блоков и третьими входами блоков квантования обоих каналов, блок сравнения кодов, соединенный входами с выходами вычислительных блоков обоих кана- 2р лов, блок управления, соединенный входом с выходом блока сравнения кодов, .первым выходом — с вторыми входами формирователей кодов времязадающих блоков, вторым и третьим выходами — с третьими входами вычислительных блокОв, o T JI H H B lo Jl; H Й-с я тем, что, с целью повышения быстродействия измерений, в его оба канала введены по два усилителя-огра- 3р ничителя, входы которых соединены с входами устройства, а выходы соединены с входами соответствующих преобразователей фазового сдвига в. интервалы времени и третьими и четвертыми входами времязадающих блоков.

2. Компаратор по п.1, о т л и ч аю шийся тем, что времязадающие блоки обоих каналов содержат поспедовательно соединенные управляемый триг-4р гер, первый D-триггер, элемент совпадения и Времязадающий счетчик, первый выход которого соединен с первым выходом времязадающего блока, а второй выход соединен с входом сброса управляемого. триггера, вход установки которого соединен с вторым входом времязадающего блока, первый вход которого соединен с вторым входом элемента совпадения, а третьим - с выходом первого D-триггера, и второй и.третий D-триггеры, два элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, три двухвходовых элемента совпадения с инверсией и два трехвходовых элемента совпадения с инверсией, тактовые входы второго и третьего D-триггеров соединены с выходом управляющего триггера, а их выходы — с первыми входами элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых объединены с D-входами соответственно второго и третьего D-триггеров и третьим и четвертым входами времязадающего блока, выходы элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первыми входами первого и второго двухвходовых элементов совпадения с инверсией, вторые входы которых соответственно соединены с выходами первого и второго трехвходовых элементов сов адения с инверсией, объединенных с первыми входами соответственно второго и третьего трехвходовых элементов совпадения с инверсией, а выходы — с входами третьего двухвходового элемента совпадения с инверсией и вторыми входами первого и второго трехвходовых элементов совпадения с инверсией, третьи входы которых объединены и подключены к выходу первого

D-триггера.!

538!44

Составитель М. Катанова ., Редактор Н. Тупица Техред М.Ходанич Корректор С. Шекмар

Заказ 168 Тираж 537 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101