Устройство для имитации неисправностей

 

Изобретение относится к цифровой вычислительной технике и может быть использовано при отработке диагностических средств ЦВМ. Цель изобретения - расширение функциональных возможностей устройства за счет внесения разных типов неисправностей в произвольном порядке в регулируемые с точностью до такта произвольные моменты времени. Введение в устройство для имитации неисправностей, содержащее регистры, схемы сравнения, счетчик, формирователи сигналов неисправности RS-триггера, JK-триггера, D-триггера, блока переключателей, схем И и ИЛИ, регистров и схем сравнения тактов со связями обеспечивает произвольный регулируемый порядок подачи выдачи сигналов неисправности разных типов с регулируемыми с точностью до такта моментами выдачи указанных сигналов. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР! (21) 4407270/24-24 (22) 08.04.88 (46) 15.01.90. Бюл. № 2 (72) В.В. Буланов (53). 681.3 (088.8) (56) Авторское свидетельство СССР

¹ 1016787, кл. G 06 F 11/26, 1982.

Авторское свидетельство СССР

¹- 1164715, кл. G 06 F 11/26, 1984. (54) УСТРОЙСТВО ДЛЯ И1ЯТАЦИИ НЕИСПРАРНОСТЕЙ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано при отработке диагностических средств ЦВМ. Цель изобретения.расширение функциональных возможносИзобретение относится к вычислительной технике, в частности может быть использовано при отработке оборудования и программ, выполняющих контроль и диагностику неисправнос-. тей.

Целью изобретения является расширение функциональных возможностей устройства для имитации неисправностей за счет, снятия ограничений при задании моментов времени внесения неисправностей, последовательности внесения типа неисправностей и интерва" лов времени между ними.

На фиг.1 представлена блок-схема устройства для имитации неисправнос,тей; на фиг.2 — временные диаграммы, иллюстрирующие работу устройства;

„„SU„„1536387 А1

2 тей устройства за счет внесения разных типов неисправностей в произвольном порядке в регулируемые с точностью до такта произвольные моменты времени. Введения в устройство для имитации неисправностей, содержащее, регистры, схемы сравнения, счетчик, формирователи сигналов неисправности, RS-триггера, IK-триггера, D-триггера, блока переключателей, схем И и ИЛИ, регистров и схем сравнения тактов со связями обеспечивает произвольный регулируемый порядок подачи-выдачи сигналов неисправности разных типов с регулируемыми с точностью до такта моментами выдачи указанных сигналов.

4 ил. на фиг.3 — пример построения схемы второго блока переключателей; на фиг.4 — пример построения схемы первого блока переключателей.

Устройство для имитации неисправностей содержит первый 1 и второй 2 регистры адреса, блок 3 сравнения адресов, счетчик 4 адресов, регистр с.

5 количества адресов, блок 6 сравнения количества адресов, первый 7 и второй 8 регистры кода, блок 9 сравнения кодов, счетчик 10 циклов, ре- .. гистр 11 циклов, блок 12 сравнения циклов, первый элемент ИЛИ 13, RSтриггер 14, третий элемент И 15, второй элемент ИЛИ 16, счетчик 1 7 тактов, первый регистр 18 тактов, первый блок 19 сравнения тактов, чет-

1536387 вертый элемент И 20, D-триггер 21, IK-триггер 22., второй 23 и третий

24 регистры тактов, второй 25 и третий 26 блоки сравнения тактов, второй блок 27 переключателей первый 28 и второй 29 элементы И„формирователь 30 импульсов, формирователи 31 и 32 сигналов неисправностей и первый блок 33 переключателей,. Блоки переключателей (фиг. 3 и 4) содержат переключатели 34-36 и 37-39.

Устройство работает следующим образом.

При подготовке устройства к работе группа адресных входов первого регистра 1 адреса подключается к цепям передачи адреса команд, группа информационных входов первого регистра ! 7 кода подключается к цепям и еред а- 20 чи кодовых слов. Тактовый вход устрой-! ства подключается к генератору тактовой частоты. Выходы устройства подключаются к выбранной точке схемы

ЦВМ либо к внешним связям IJBM, в которых необходимо имитировать неисправность. В исходном состоянии первый регистр 1 адреса, счетчик 4 адреса, первый регистр 7 кода, счетчик 10 циклов, RS-триггер, D-триггер, IK-триггер, счетчик 17 тактов обнулены, второй регистр 2 адреса, регистр

5 количества адресов, второй регистр

Ф

8 кода, регистр 11 циклов, регистры

18 23 и 24 тактов находятся в произУ

35 вольном состоянии, определяемом задачей отладки пользователя устройства.

Для внесения определенной неисправности или цепочки неисправностей в нужном цикле или после выполнения нужного числа команд с определенным адресом, через нужное число тактов и с заданными интервалами между моментами внесения неисправностей устанавливаются начальные условия: во втором 45 регистре 2 адреса — адрес команды, в регистре 5 количества адресов — количество повторений адресов, в регистре 7 кодов — кодовое слово, в регистре 11 циклов — количество повторений кодового слова, в регистре 18 тактовчисло тактов задержки до внесения первой неисправности от момента появления нужного цикла или числа повторений адресов, в регистре 23 тактов— число тактов задержки от момента вне-. сения первой неисправности до момента внесения второй неисправности, в регистре 24 тактов — число тактов между второй и третьей неисправностями, в блок 27 переключателей заносится порядок выдачи типов неисправностей.

Начальные условия задаются ручными переключателями перед началом работы. При выполнении программы в определенные моменты времени в первый регистр 1 адреса записывается адрес, равный адресу, записанному во второй регистр 2 адреса, на выходе блока 3 сравнения адреса появляется сигнал сравнения, который поступает на счетчик 4 адреса. Последний начинает считать адреса команд ЦВМ, сравнившиеся с заданным в начальных условиях.

В случае равенства количества адресов в счетчике 4 адреса и в регистре

5 количества адресов схема 6 сравнения выдает сигнал в схему ИЛИ 13 и момент выработки условия по количеству исполненных заданных адресов фик-." сируется RS-триггером 14, т.е. последний переходит в состояние 1" и на его прямом выходе появляется уровень, равный "1".

Сигнал "1" поступает на первый вход элемента И 15, на второй вход которого поступает сигнал "1" с инверсного выхода D-триггера и выход с элемента И 15 разрешает счет счетчику тактов. Сигнал "1" с прямого выхода RS-триггера 14 поступает на разрешающий вход блока 19 сравнения тактов и разрешает сравнение содержимого счетчика 17 тактов с содержимым (заданным начальным условием) первого регистра 18 тактов. При нулевом содержимом регистра 18 тактов счетчик

17 тактов считает импульсы FT, поступакщие íà его счетный вход с выхода тактового генератора, и при совпадении содержимого счетчика 17 тактов и содержимого регистра 18 тактов сигнал с выхода блока 19 сравнения тактов поступает на вход элемента И 20, другой выход которой открыт высоким уровнем сигнала с инверсного выхода

IK-триггера 22. Сигнал высокого уровня с выхода элемента И 20 поступает на D-вход D-триггера 21 и с появлением первого положительного перепада тактового импульса FT, поступающего на синхронизирующий вход, однотакт ный D-триггер 21 переключается в единичное состояние. Сигнал высокого уровня с выхода D-триггера 21 поступает на I-вход двухтактного IK-тригге387

2, 30

5 1536 ра 22, который переключается в единичное состояние при появлении ближайшего отрицательного перепада тактового импульса FT, поступающего на

его синхронизирующий вход.

Инверсный выход IK-триггера низким уровнем снимает через элемент

И 20 высокий уровень с D-входа

D-триггера 21 Таким образом, на прямом выходе D-триггера 21 формируется импульс высокого уровня длительностью в один такт, с помощью которого через элемент ИЛИ 16 обнуляется счетчик 17 тактов, а импульсом с инверсного выхода Этриггера 21 на время обнуления запрещается через элемент, И 15 счет импульсов счетчиком 17 тактов. Единичный выход IK-триггера

22 разрешает работу блокам 25 и 26 сравнения тактов. Задержка в 1/2 такта переключения в единичное состоя- ние IK-триггера 22 относительно Dтриггера исключает ложное срабатывание блоков 25 и 26 сравнения тактов во время переходных процессов при обнулении счетчика 17 тактов импульсом с D-триггера 21. Единичный выход

IK-триггера поступает на вход блока .

33, на выходе которого появляется комбинация сигналов, определяющая типы неисправностей, которые будут выработаны в данном пуске программы.

Сигнал. с первого выхода блока 33 поступает на вход второго элемента И 28, с второго выхода — на вход первого элемента И 29, с третьего выхода— на вход блока 27. С помощью блока 27 определяется последовательность во времени внесения неисправностей. Пример выполнения блока 27 приведен на фиг.3, а на фиг.4 — вариант построения схемы блока 33. В качестве коммутирующих элементов возможно использование ручных переключателей.

В примере, приведенном на фиг.3 и 4, блок 33 задает все три типа неисправностей, блок 27 задает порядок выдачи сигналов неисправности в порядке, показанном на фиг.2, причем формирователь 31 неисправности вырабатывает "Короткое замыкание", формирователь 32 — "Обрыв", формирователь

30 — одиночный импульс.

На фиг.2 приведена временная диаграмма выработки цепочки неисправностей после повторения некоторого заданного количества адресов с задержкой первой неисправности относительно срабатывания блока 6 сравнения адресов на 5 тактов, второй относи- . тельно первой и третьей относительно второй на число тактов, занесенное в блоки 23 и 24 регистров тактов, т,е. после отсчета первого интервала времени до выдачи первой неисправности счетчик 17 тактов обнуляется и начинает отсчет тактов до выдачи второй и третьей неисправностей. Моменты выдачи сигналов неисправности определяют импульсы, возникающие на входе блоков 25 и 26 сравнения тактов тогда,, когда содержимое счетчика 17 тактов сравняется со значением числа тактов, заданным в регистрах 23 и 24 тактов.

Счетчик 17 в предлагаемом устройстве за один пуск программы используется дважды. l

После выдачи последнего сигнала неисправности внешним сигналом установ;ка 0" устройство переводится в исходное состояние (традиционные цепи установки

«на фиг,1 не показаны) и подготавливается к очередному заданию неисправности.

Для блоков сравнения предлагается использование схем типа поразрядных сумматоров по модулю два, причем выходы сумматора объединены схемой И.

В качестве формирователя неисправностей типа "КЗ" и "Обрыв" предлагается использовать электронные коммутаторы, у которых в двух противоположных состояниях выходное сопро тивление меняется технически от нулевого до бесконечно больного.

В качестве формирователя импульса может быть использована любая схема типа задержанного мультивибратора, нормализатора импульсов и т.п.

Введение в устройство для имитации неисправностей RS-триггера 14, D-триггера 2,1 IK-триггера 22, блока

27, блоков 19, 25 и 26 сравнения тактов, регистров 18, 23 и 24 тактов, элементов ИЛИ 13 и 16, элементов И

15 и 20 обеспечивает сокращение времени комплексной отладки программ за счет воэможности вносить разные типы неисправностей в произвольном порядке в регулируемые с точностью до такта произвольные моменты времени, что позволяет повысить качест во отработки диагностических средств

ЦВМ.

7 1536387

8 формула изобретения

Устройство для имитации неисправностей, содержащее два регистра адреса, блок сравнения адресов, регистр кОличества адресов, счетчик адресов, блок сравнения количества адресов, д а регистра кода, блок сравнения кров, счетчик циклов, регистр цикл в, блок сравнения циклов, два элемента И, два формирователя сигналов и исправностей,- формирователь импульсов, выход которого является перsr rM информационным выходом устройств8, первый блок переключателей, перв п элемент ИЛИ и счетчик тактов, п ичем группа входов первого регистра адреса является группой адресных вводов устройства, группы выходов 2О первого и второго регистров адреса соединены соответственно с первой и второй группами входов блока сравнения адресов, группа входов первого регистра куда является группой ин вЂ, 25 формационных входов устройства, группы выходов первого и второго регистров кода соединены соответственно с первой и второй группами входов блока сравнения кода, выход которого с оединен со счетным входом счетчика т иклов, группа выходов которого сое инена с первой группой входов блока с равнения циклов, вторая группа вхо ов которого соединена с группой вы>1одов регистра циклов, выход блока

Сравнения адреса соединен со счетным

Входом счетчика адресов„ группа выходов которого соединена с первой группой входов блока сравнения количестВа адресов, вторая группа входов которого соединена с группой выходов регистра количества адресов, первый и

Второй выходы первого блока переключателей соединены соответственно с первыми входами первого и второго элементов И выход первоro элемента И с

) соединен с входом первого формирователя сигнала неисправности, выход которого является вторым информационным 5О выходом устройства„ выход второго элемента И соединен с входом второго формирователя сигнала неисправности выход которого является третьим информационным выходом. устройства, о тл и ч а ю щ е е с я тем„ что, с целью расширения функциональных воз.— можностей за счет снятия ограничений при задании моментов времени внесения неисправностей, последовательности внесения типа неисправности и интервалов времени между ними, оно содержит второй элемент ИЛИ, БЯ-триггер, IK-триггер, D-триггер, третий и четвертый элементы И, три блока сравнения числа тактов, второй блок переключателей,три регистра числа тактов, .причем выход блока сравнения количества адресов соединен с лервым входом первого элемента ИЛИ, выход блока сравнения циклов соединен с вторым входом первого элемента ИЛИ, выход которого соединен с Б-входом RS-триггера, прямой выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с ин1 вер сным выходом D-триггера, прямой выход которого соединен с Iвходом IK-триггера, синхронизирующий вход которого, счетный вход счетчика тактов и синхронизирующий вход Dтриггера соединены с тактовым входом устройства, разрешающий вход счетчика тактов соединен с выходом третьего элемента И, а обнуляющий вход — с выходом второго элемента ИЛИ, первый вход которого соединен с прямым выходом D-триггера., второй вход второго элемента ИЛИ, R-вход RS-триггера, К-вход IK-триггера соединены с входом установки в О" устройства, D-вход

D-триггера соединен с выходом четвертого элемента И, первый вход которого соединен с выходом первого блока сравнения тактов, первая группа входов которого соединена с группой выходов первого регистра числа тактов, а вторая группа входов, первые группы входов второго и третьегб блоков сравнения числа тактов соединены с группой выходов счетчика. тактов, вторые группы входов второго и третьего блоков сравнения числа тактов соединены с группами выходов второго и третьего регистров числа тактов соответственно, разрешающие входы второго и третьего блоков сравнения числа тактов и вход первого блока переключателей соединены с прямым выходом

IK-триггера, третий выход первого блока переключателей соединен с первым входом второго блока переключателей, второй и третий входы которого соединены с выходами второго и треть его блоков сравнения числа тактов со ответственно, первый выход второго блока переключателей соединен с вто1536387

Юпг.1

Усл „

Лют/

8ыход блона f3 рым входом второго элемента И, второй выход — с вторым входом первого элемента И, а третий выход — с входом формирователя импульсов, разрешающий вход первого блока сравнения тактов фю той выход 3- трмгерц

Прймой 8ыход Jg-mpaeeepu

Прямой 8ихо0 ЯЪ -триггера соединен с ра, второй

И соединен триггера. прямым выходом RH-триггевход четвертого элемента с инверсным выходом IK1536387

A dieu 55

УЯ Кгока 21

Составитель Д. Ванюхин

Техред М. Дидык Корректор Т, Палий

Редактор Е, Копча

Заказ 109 Тираж 554 . Подписно е

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101