Реверсивный регистр сдвига

 

Изобретение относится к вычислительной технике и может быть использовано в цифровой, измерительной, импульсной технике в измерителях интервалов времени. Цель изобретения - повышение надежности регистра сдвига. Поставленная цель достигается тем, что регистр содержит элементы задержки 14, 15 в последней ячейке и элементы ИЛИ 12 и триггеры 13 в каждой ячейке регистра. Наличие триггеров 13 в каждой ячейке позволяет запомнить длительность входного импульса, поступающего на вход 4 регистра. Запись и управление сменой потенциалов на выходах 5 регистра производится по одному входу, что повышает надежность регистра при эксплуатации. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ÄÄSUÄÄ 1529291 (51) 4 0 11 С 1 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

Н д BTOPCHOMY СВИДЕТЕЛЬСТВУ

1 (21) 4313656/24-24 (22) 06. 10.87 (46) 15.12.89. Бюл. ¹ 46 (72) В.Л.Семенов (53) 681.327.6 (088.8) (56) Титце У., Ыенк К. Полупроводниковая схемотехника. — М. : Мир, 1983, с. 356, рис. 20.18.

Авторское свидетельство СССР № 1411702, кл. С 04 F 11/04, 1986. (54) РЕВЕРСИВНЪП1 РЕГИСТР СДВИГА (57) Изобретение относится к вычита†лительной технике и может быть ис— пользовано в цифровой, измерительной, импульсной технике в измерите2 лях интервалов времени. Цель изобретения — повышение надежности регистра сдвига. Поставленная цель достигается тем, что регистр содержит эле.менты задержки 14, 15 в последней ячейке и элементы ИЛИ !2 и триггеры

13 в каждой ячейке регистра. Наличие триггеров 13 в каждой ячейке позволяет запоминать длительность входного импульса, поступающего на вход 4 регистра. Запись и управление сменой потенциалов на выходах 5 регистра производится по одному входу, что повышает надежность регистра при эксплуатации. 1 ил. и так далее. При йоступлении на вход

4 импульсов других длительностей на выходах элементов ИЛИ-НЕ 11 ячеек либо совсем не будут формироваться

1 информационные импульсы, либо будут формироваться импульсы по длительности меньшие, чем Сц Г, на которые триггеры 13 той же серии микросхем реагировать не будут. Таким образом, при изменении длительности входных импульсов на входе 4 информационные импульсы будут Появляться на определенных выходах ячеек (на выходах определенных элементов ИЛИНЕ 11). При этом возможность одновременного появления информационных импульсов больше, чем на выходе одной ячейки, исключена, Информационные импульсы с выхода элемента ИЛИНЕ 11 своей ячейки поступают на вход сброса триггера 13 также своего каскада, устанавлнвая его в состояние с высоким потенциалом на выходе, и одновременно через элементы ИЛИ 12 всех остальных ячеек информационные импульсы поступают на входы установки триггеров 13 остальных ячеек, устанавливая их в состояние с низким потенциалом на выходе. Таким образом, изменение длительности входных импульсов на входе 4 приводит к смене высоких потенциалов на низкие на выходах 5 регистра. Причем увеличение длительности входных импульсов приводит к последовательной смене высоких потенциалов на выходах 5 регистра (прямой ход работы регистра), а уменьшение длительности входных импульсов приводит к последовательной смене высоких потенциалов на выходах

5 регистра (обратный ход работы регистра). Запись информации в регистр сдвига производится посредством подачи на вход регистра импульса определенной длительности.

Запись информации в регистре сдвига, а также управление сменой потенциалов на выходах 5 регистра сдвига как в одну, так и в обратную сторону производится по одному входу— все это позволяет повысить надежность устройства При его эксплуатации.

Предлагаемый реверсивный регистр сдвига может быть использован как самостоятельно, так и в широком классе устройств иного назначения.

3 1529291

Изобретение относится к вычислительной технике и может быть исполь-! з.звано в цифровой, измерительной, вычислительной технике в измерите5

:лях интервалов времени.

Цель изобретения — повышение на дежности регистра сдвига.

Па чертеже представлена электрическая схема предлагаемого регистра.

Регистр содержит ячейки 1-3, вход

4, выходы 5. Каждая ячейка 1-3 регистра состоит из элементов 6 и 7 задержки, элемента И 8, инвертора 9 и 10, элемента ИЛИ-НЕ 11, элемента

ИЛИ 12, триггера 13. Последняя ячейка регистра содержит также элементы

14 и 15 задержки.

Реверсивный регистр сдвига работает следующим образом.

Прп поступлении на вход 4 импульсов высокого потенциала длительностью д> c, „ (3 Г, где С вЂ” величина за держки элементов 6, 7. 14 и 15 задержки, информационные импульсы формиру 25 ются на выходе элемента ИЛИ-НЕ 11 ячейки 1 регистра, при поступлении импульсов длительностью 2 . (Г,„ ( (4 . на выходе элемента ИЛИ-НЕ 11

3. ячейки 2, при поступлении импульсов длительностью N c . (Г „ ((N+2) на выходе элемента ИЛИ-НЕ 11 последней ячейки регистра.

При применении элементов 6, 7, 14 и 15 задержки в регистре с временем адержки, соизмеримым с длительно.тью естественной задержки элеменов И8, инверторов 9 и 10, элемен тов ИЛИ-НЕ 11, ИЛИ 12, которые для одной серии микросхем одинаковы, ус ловия формирования информационных

40 оп пульсов на выходах элементов ИЛИБЕ 11 регистра не изменятся. В данйом случае в качестве элементов 6, 7, 14 и 15 задержки можно использо-! вать элементы И той же серии микро45 схем, на базе которых реализован регистр. При применении в регистре элементов 6, 7, 14 и 15 задержки с временем задержки, соизмеримым с временем естественной задержки логичес.ких элементов, информационные импульсы длительностью 0 где С вЂ” время ,естественной задержки логических .элементов, на выходах элементов ИЛИ НЕ 11 ячеек будут формироваться толь- 5 ко при поступлении на вход 4 импульсов соответственно длительностью

1,8 (. . (i „(2,2 „; 2,8 „(i„(3,2 .

Составитель С. Королев

Редактор Е,Копча Техред Л.Олийнык Корректор К .Васильева

Заказ 7748/48 Тираж 558

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР!!3035, Москва, Ж-35, Раушская .наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óâãoðîä, ул. Гагарина, 101

5 15292 формула изобретения

Реверсивный регистр сдвига, содержащий ячейки, каждая из которых, кроме последней, состоит из двух элементов задержки, двух инверторов, элемента И, элемента ИЛИ-НЕ, первый вход которого соединен с выходом первого инвертора, вход которого соединен с выходом первого и входом второго элементов задержки, выход которого соединен с вторым входом элемента ИЛГ-НЕ, третий вход которого соединен с выходом элемента И, первый вход которого соединен с входом первого элемента задержки, а второй вход — с входом первого инвертора, четвертый вход элемента ИЛИ-НЕ каждой ячейки регистра, кроме послед- 20 ней, соединен с входом второго инвер91 6 тора последующей ячейки, выход элеЯ мента И соединен с первым входом элемента И последующей ячейки, первый вход первого элемента И первой ячейки регистра является входом регистра, отличающийся тем, что, с целью повыщения надежности регистра, он содержит в последней ячейке третий элемент задержки, вход которого соединен с выходом элемента И, а выход — с четвертым входом элемента ИЛИ-HE а в каждой ячейке — элемент ИЛИ и триггер, вход сброса которого соединен с выходом элемента ИЛИ-HE а вход установки— с выходом элемента KM входы которого соединены с выходами элементов

ИЛИ-НЕ соответствующих ячеек регистра, кроме данной, выходы триггеров ячеек являются выходами регистра.