Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в системах сбора, передачи и обработки данных, системах управления. Цель изобретения - расширение функциональных возможностей за счет обработки входной информации. Устройство содержит первый регистр 1, накопитель 2, второй регистр 3, первый триггер 4, первый элемент И 5, второй триггер 6, второй 7 и третий 8 элемент И, первый 9 и второй 10 счетчики, элемент ИЛИ 11, третий триггер 12, коммутатор 13, сумматор-вычитатель 14, третий регистр 15, первый 16, второй 17 и третий 18 элементы НЕ, шину 19 входной информации, шину 20 записи, шину 21 чтения, первую 22 и вторую 23 шины управления, шину 24 кода числа циклов, шину выходной информации. Устройство может работать в режиме преобразования заносимой в накопитель информации или же в режиме без преобразования. Управление режимом осуществляется при помощи сигналов, подаваемых на первую 22 и вторую 23 шины управления. При подаче сигналов на обе шины на выходе элемента ИЛИ 11 независимо от состояния третьего триггера 12 имеется сигнал и, следовательно, третий регистр 15 находится в режиме обнуления, а сумматор-вычитатель 14 находится в режиме суммирования. При этом на выходах блока 14 и, следовательно, на информационных входах накопителя 2 будет информация. При отсутствии сигнала на шине 23 будет выполняться преобразование информации. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (5I)4 G I1 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4365060/24-24 (22) 14,01.88 (46) 23.11. 89 ° ° Бюл. II 43 (72) А.К.Уткин (53) 681.327,6(088 ° 8) (56) Авторское свидетельство СССР

Ф 1176382, кл. G ll С 7/00, 1983, Авторское свидетельство СССР

lI - 1226528, кл. С II С 7/00, 1984, 2 (54) БУФЕРНОЕ ЗАПО! !!1! !А!(1!!ЕЕ УС ! О!1Г! ВО (57) Изобретение относится к вычислительной технике и может быть использовано в системах сбора, передачи и обработки данных, системах управления, Цель изобретения — распгирение функциональных возможностей за счет обработки входной информации, Устройство содержит первый регистр

1524093

20 накопитель 2, второй регистр 3, первый триггер 4, первый элемент И 5 второй триггер 6, второй 7 и третий

8 элементы И, первый 9 и второй 10 счетчики, элемент ИЛИ 11, третий

5 триггер 12, коммутатор 13 сумматорвычитатель 14, третий регистр 15, первый 16, второй 17 и трегий 18 элементы НЕ, шину 19 входной информации ° l0 шину 20 записи, шину 21 чтения, первую 22 и вторую 23 шины управления, шину 24 кода числа циклов, шину BbTходной информации, Устройство может работать в режиме преобразования заносимой в накопитель информации или же в режиме без преобразования. УпИзобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах сбора, пере- 25 дачи и обработки данных, системах управления, Целью изобретения является расширение функциональных воэможностей за счет обработки входной информации. 30

На чертеже представлена структурная схема буферного запоминающего устройства °

Устройство содержит первый регистр

1, накопитель 2, последовательно соединенный с нпм второй регистр 3, первый триггер 4, соединенный с первым элементом И 5 и вторым триггером

6, второй элемент И 7, выход которого соединен с входом установки в "0" первого триггера 4, третий элемент

И 8, первый 9 и второй 10 счетчики, элемент 1!ЛИ 11, третий триггер 12, коммутатор !3, Кроме того, устройство содержит сумматор-вычитатель 14, входы первой и второй групп которого соединены соответственно с выходами третьего !5 и первого 1 регистров, а выходы — с информационными входами накопителя 2, первый элемент HE 16, включенный между выходом коммутатора

13 и входом синхронизации первого счетчика 9, второй элемент НЕ 17, включенный между выходом переполнения первого счетчика 9 и вхоцом синхрони55 зацни второго счетчика 10, третий эл еме и т НЕ 1 8, ° в ключе нный между выходом переполнения второго счетчика

10 и входом установки в "1" первого равление режимом осуществляется при помощи сигналов, подаваемых на первую

22 и вторую 23 шины управления. При подаче сигналов на обе шины на выходе элемента ИЛИ ll независимо от состояния третьего триггера 12 имеется сигнал и, следовательно, третий регистр 15 находится в режиме обнуления, а сумматор-вычитатель 14 находится в режиме суммирования. При этом на выходах блока 14 и, следовательно, на информационных входах накопителя

2 будет информация ° При отсутствии сигнала на шине 23 будет выполняться преобразование информации, 1 ил, триггера 4, Информационные входы 19 устрэйства соединены с информационными входами первого регистра 1, вход

20 sаписи служит для подачи импульсов записи, а вход 21 чтения — для подачи импульсов считывания. Первый

22 и второй 23 входы задания режима устройства соединены соответственно с управляющим входом сумматора-вычитателя 14 и с первым входом элемента ИПИ ll, информационные выходы 26 устройства соединены с выходами второго регистра 3, входы 24 задания числа циклов устройства соединены с информационными входами второго счетыка, выход 25 запрета записи устройства соединен с выходом первого эле" мента И 5.

Устройство работает следующим образом.

В исходном состоянии первый 4 и второй 6 триггеры находятся в единичном состояшш, а третий триггер 12— в ну. евом. При этом на управляющем входе коммутатора !3, входе задания режима второго счетчика 10, входе установки в "0" второго регистра 3 и втором входе третьего элемента И 8, а значит, и на его выходе сигнал отсутствует, на выход коммутатора 13 разрешается прохождение сигнала с входа 21 чтения, второй счетчик 10 нахсдится в режиме записи кода числа цикт:ов, представленного в виде двоичногс инверсного, второй регистр 3 находится в режиме записи информации иэ накопителя 2, а накопитель 2 постоянно находится в режиме считывания

3 6 си, поступающий через коммутатор 13

H открытый третий элемент И 8 Jl;3 Tly. записи-чтения накопителя 2, уст павливает накопитель в режим записи информации, поступающей с выходов yr»матора-вычитателя !4, на время, равное длительности данного импульса.

По окончании импульса записи сигнал на выходе коммутатора 13 исчезает и, следовательно, накопитель 2 устанавливается в режим считывания, а на выходе первого элемента НГ 16 формируется положительный перепад, по кото— рому первый счетчик 9 увеличивает свое состояние на единицу, Таким образом по импульсу записи производится запись входной информации в ячейку накопителя 2, адрес которой соответствует состоянию первого счетчика 9, а по окончании данного импульса — увеличение на единицу состояния первого счетчика 9 и, следовательно, адреса ячейки накопителя 2.

При поступлении следующего импульса записи весь процесс записи и изменения состояния первого счетчика 9

5 152409 информации из ячейки, адрес которой соответствует состоянию первого счетчика 9. Поскольку накопитель 2 находится в режиме считывания, то безразлично, какая информация на его ин5 формационных входах, а следовательно, на входах первой и второй групп сумматора-вычитателя 14. Поскольку второй триггер 6 находится в единичном состоянии, то на первом входе второго элемента И .7 сигнал имеется, а на втором входе первого элемента И 6 и, следовательно, выходе 25 запрета записи сигнал отсутствует, 15

При появлении импульса записи на входе 20 записи на выходе второго элемента И 7 также появляется импульс, устанавливающий первый триггер 4 в нулевое состояние по входу 20 установки в "0", третий триггер 12 в единичное состояние по входу установи и ки в 1, а первый счетчик 9 — в нулевое состояние по входу начальной установки. При этом на инверсном вы- 25 ходе первого триггера 4 появляет я сигнал, который разрешает прохождение через коммутатор 13 импульсов с входа 20 записи, открывает третий элемент И 8 по второму входу и устанавливает второй триггер 6 в нулевое состояние по входу установки в "0" второй регистр 3 в режим обнуления, а второй счетчик 10 — в режим счета.

Появление сигнала на выходе третьего

35 триггера 12 приводит к появлению сигнала на выходе элемента ИЛИ 11 независимо от наличия сигнала на втором входе 23 задания режима устройства и, следовательно, третий регистр 15 бу- 40 дет в режиме обнуления. Исчезновение сигнала на прямом выходе второго,триггера 6 приводит к исчезновению сигнала на первом входе, а значит, и на выходе второго элемента И 7. Длитель- 45 ность импульса на выходе данного элемента определяется, таким образом, суммарным временем задержки распространения сигнала самого элемента, первого 4 и второго 6 триггеров. 50

По переднему фронту импульса запи-. си производится запись входной информации в первый регистр 1 и, следовательно, она появляется на входах второй группы сумматора-вычитателя 14, на входы первой группы которого поступает информация с выходов третьего регистра 15, находящегося в режиме обнуления. Кроме того, импульс запи" повторяется.

При поступешши К-го импульса записи, причем К = 2, где N — разрядM ность первого счетчика 9, происходит запись информации в последнюю ячейку накопителя 2, а на выходе переполнения первого счетчика 9 вырабатывается отрицательный импульс, свидетельствующий об окончании первого цикла записи в накопитель. При этом второй триггер 6 не меняет своего состояния, так как удерживается в нулевом состоянии сигналом с выхода первого триггера 4, а на выходе второго элемента

Н1: 17. формируется положительный импульс, устанавливающий третий тригнер 12 в нулевое состояние, и по переднему фронту которого второй счетчик 10 увеличивает свое состояние на единицу. Поскольку третий триггер 12 находится теперь в нулевом состоянии, то режим третьего регистра 15 определяется сигналом на втором входе 23 задания режима устройства. При отсутствии сигнала на нем и, следовательно, на выходе элемента ИЛИ 11 третий регистр 15 находится в режиме записи информации, поступающей с выходов накопителя 2, а при наличии сигнала в режиме обнуления ° Причем запись производится по положительному перепаду.

С.ц-дующий цикл записи начинается при поступлении очередного импульса иа вход 20 записи. Причем процесс

matt;tси |шформации в каждую ячейку накошьгеля 2 и изменения состояния пер5 ного счетчика 9 аналогичны процессу в предыдущем цикле.

После поступления на вход синхроtttI3c1Utttt второго счетчика 1О числа им10 пульсов, соответствующего инверсному коду числа циклов, на его выходе nepettottttetttts формируется отрицательный импульс, свидетельствующий о выполнешш эадлшого числа циклов записи в накопитель и поступающий на вход

-.ðñòüåão элемента НЕ 18. На выходе дацного элемента формируется положительный импульс, устанавливающий первый триггер 4 в единичное состояние

tto входу установки в "1". При этом исчезает сигнал на инверсном выходе данного триггера и, следовательно, разрешается прохождение через коммутатор 13 импульсов с входа 21 считывания, производится блокировка третьего элемента И 8 по второму входу и установка второго регистра 3 в режим записи информации из накопителя 2, а второго счетчика 10 — в режим записи кода числа циклов. Появление сигнала

tta прямом выходе первого триггера 4 приводит к появлешью сигнала на информациов:.ом входе второго триггера

6 и на выходе первого элемента И 5, так как второй триггер 6 по-прежнему

35 нахг дптся в lióëåâît t состоянtttt.

Таким образом, после окончания задаппога числа циклов записи устройство переходит в режим выдачи содержи40 мого накопителя 2 на информационные выходы 26 через второй регистр 3, а

tta выходе 25 запрета записи появляется сигнал. Первый счетчик 9 при этом находится в нулевом состоянии, а им45 пульсы записи не могут переключить первы"t триггер 4, поскольку второй элемент И 7 закрыт по первому входу.

При появлении импульса считывания на входе 21 чтения на вьгходе коммутатора 13 также появляется импульс, по

50 переднему фронту которого происходит запись во второй регистр 3 и, следовательно, появление на информационных выходах 26 устройства содержимого ячейки накопителя 2 с адресом, соответствуюшим состоянию первого счетчика 9, По окончании импульса считывания на выходе первого элемента НЕ

93 в

16 формируется положительный перепад, по которому первый счетчик 9 увеличивает свое состояние на единицу, что приводит к изменению адреса ячейки накопителя 2. Сам накопитель находится в режиме считывания, так как третий элемент И 8 закрыт по второму входу, При поступлении следующего импульса считывания процесс появления содержимого ячейки накопителя 2 и последующего изменения состояния пер— вогс счетчика 9 повторяется, Г1о окончании последовательной выдачи на информационные выходы 26 содержимого всех ячеек накопителя 2 на выходе переполнения первого счетчика

9 вырабатывается отрицательный импульс. По положительному перепаду данного импульса второй триггер 6 устанавливается в единичное состояние, так как íà его информационном входе сигнал имеется, а на выходе установки в "О" отсутствует. При этом на прямом выходе данного триггера появляется сигнал, открывающий второй элемент

И 7, а на инверсном выходе сигнал исчезаетт, что приводит к исчезновению сигнала на выходе 25 запрета записи, :Iocsie однократной выдачи всего содержимого накопителя 2 иа информационные выходы 26 возможна либо повторная выдача при поступлении импульсов считывания, либо переключение устройства в режим записи (который был списан) при поступлении импульсов записи.

Устройство может работать в режиме преобразования заносимой в накопитель информации или же в режиме беэ преобразования. Управление режимом осуществляется при помощи сигналов, подаваемых на первый 22 и второй 23 вхсды задания режима устройства.

При подаче сигналов на оба входа »а выходе элемента ИЛИ 11 независимо от состояния третьего триггера 12 имеется сигнал, и следовательно, третий регистр 15 находится в режиме обнуления, а сумматор-вычитатель 14 находится в режиме суммирования, При этом на выходах сумматора-вычитателя 14 и на информационных входах накопителя

2 будет информация, поступающая с выходов первого регистра 1, При отсугствии сигнала на втором входе 23 задания режима будет выполняться преобразование информации, Причем при наличии сигнала на первом входе 22

l .524093 10 формула изобретения

Составитель Ю.Сычев

Техред A.Êðàâ÷óê Корректор Т.Палий ю

Редактор А.Шандор

Заказ 7048/52 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагаринл,101 задания режима будет производиться

;суммирование входной информации с содержимым накопителя 2, а при отсутт

1 ствии — вычитание °

Буферное запоминающее устройство, содержащее коммутатор, первый и вто10 рой регистры, первый> второй и третий триггеры, накопитель, первый, второй и третий элементы И, первый и второй счетчики, элемент ИЛИ, информационные входы первого регистра являются информационными входами устройства, вход синхронизации первого регистра является входом записи устройства, выходы накопителя соединены с информационными входами второго

20 регистра, выходы которого являются информационными выходами устройства, выход второго элемента И соединен с входом установки в "Ои первого триггера, прямой выход которого соединен 25 с первым входом первого элемента И, инверсный выход первого триггера соединен с входом установки в "0" второго триггера, о т л и ч а ю— щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения обработки входнойинформации, в него введены сумматорвычитатель, третий регистр, первый, второй и третий элементы НЕ, входы первой группы сумматора-вычитателя

35 соединены с выходами третьего регистра, информационные входы которого соединены с выходами накопителя, входы второй группы сумматора-вычитателя соединены с выходами первого регистра, управляющий вход сумматора-вычитателя является первым входом задания режима устройства, выходы сумматора-вычитателя соединены с информа45 ционными входами накопителя, адресные входы которого соединены с выходами первого счетчика, первый информационный вход коммутатора соединен с входом синхронизации первого реги стра и вторым входом второго элемента И, второй информационный вход коммутатора является входом чтения устройства, выход коммутатора соединен с входом первдго элемента НЕ, входами синхронизации второго и третьего регистров и первым входом третьего элемента И, выход которого соединен с входом записи-чтения накопите". ля, вход синхронизации первого счетчика соединен с выходом первого элемента НЕ, вход начальной установки первого счетчика соединен с выходом второго элемента И и входом установки в 1" третьего триггера, выход переполнения первого счетчика соединен с входом второго элемента НЕ и входом синхронизации второго триггера, прямой выход которого соединен с первым входом второго элемента И, инверсный выход второго триггера соединен с вторым входом первого элемента И, выход второго элемента НЕ соединен С входом синхронизации второго счетчика и входом установки в "0" третьего триггера, выход которого соединен с вторым входом элемента ИЛИ, первый вход которого является вторым входом задания режима устройства, выход элемента ИЛИ соединен с входом установки в "0" третьего регистра, инверсный выход первого триггера соединен с управляющим входом коммутатора, вторым входом третьего элемента, И, входом установки в "0" второго регистра и входом задания режима второго счетчика, информационные входы которого являются входами задания числа циклов, выход переполнения второго счетчика соединен с входом третьего элемента НЕ, выход которого соединен с входом установки в "1" первого триггера, прямой выход которого соединен с информационным входом второго триггера, выход первого элемента И является выходом запрета за" писи устройства.