Универсальный логический модуль

 

Изобретение относится к области вычислительной техники и микроэлектроники и предназначено для построения контролепригодных устройств цифровой обработки информации. Цель изобретения - упрощение конструкции универсального логического модуля. Цель достигается тем, что универсальный логический модуль, реализующий все логические функции переменных, содержит 2<SP POS="POST">N-1</SP> элементов ИЛИ, элемент сложения по модулю два первой группы, 2<SP POS="POST">N-1</SP> элементов сложения по модулю два второй группы, 2<SP POS="POST">N-1</SP>-1 элементов равнозначности и элемент И. Модуль работает в двух режимах - рабочем и контроля. В рабочем режиме на информационные входы модуля подаются двоичные переменные X<SB POS="POST">1</SB>X<SB POS="POST">2</SB>,...,X<SB POS="POST">N</SB>, на настроечные входы - компоненты вектора настройки U = (U<SB POS="POST">1</SB>,U<SB POS="POST">2</SB>,...,U<SB POS="POST">2N</SB>), на выходе модуля реализуется логическая функция F (X<SB POS="POST">1</SB>, X<SB POS="POST">2</SB>,...,X<SB POS="POST">N</SB>), определяемая вектором настройки U. В режиме контроля при отсутствии неисправности на выходе модуля возникает генерация непрерывной последовательности импульсов типа меандр. Появление любой константной неисправности произвольной кратности ведет к срыву генерации. Описывается алгоритм нахождения вектора настройки модуля на произвольную логическую функцию N переменных. 1 ил., 1 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК (511 4 G 06 F 7/00 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BT0PCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

flPH ГКНТ СССР (21) 4385124/24-24 (22) 29.02.88 (46) 07. 11. 89. Бюл. У 41 (72) А.К.Дадыкин, Л.Б,Авгуль, В.И.Костеневич и В,И.Гришанович (53) 681 ° 3 (088 ° 8) (56) Авторское свидетельство СССР

У 1234825, кл. G 06 F 7/00, 1984.

Авторское свидетельство СССР

1312561, кл. G 06 F 7/00, G 06 F 11/00, 1985. (54) УНИВЕРСАПЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ (57) Изобретение относится к области вычислительной техники и микроэлектроники и предназначено для построения контролепригодных устройств цифровой обработки информации. Цель изобретения — улучшение конструкции универсального логического модуля. Цель достигается тем, что универсальный логический модуль, реализующий все логические функции переменньгх, содержит элементов ИЛИ, элемент сложения

Изобретение относится к вычислительной технике и :икроэлектронике и предназначено для построения контролепригодных устройств цифровой обработки информации.

Цель изобретения — упрощение конструкции универсального логического модуля.

На чертеже представлена схема модуля при п=5.

Модуль содержит 2 = 16 элементов ИЛИ 1-16, 2" -1=15 элементов 1731 равнозначности, 2 " =16 элементов

„.Я0„„1520505 А 1

2 по модулю два первой группы, 2 "- элементов сложения по модулю два втоп-s рой группы, 2 -1 элементов равнозначности и элемент И. Модуль работает в двух режимах — рабочем и контроля. В рабочем режиме на информационные входы модуля подаются двоичные переменные Х,,Х,...,Х„, на настроечные входы — компоненты вектора настройки U = (Ц „0, ° ° °, U ) на выходе модуля реализуется логическая функция и (Х „Х, ..., Х,, определяемая вектором настройки ц.В .режиме контроля при отсутствии неисправности на выходе модуля возникает генерация непрерывной последовательности импуль-а сов типа меандр. Появление любой константной неисправности произвольной кратности ведет к срыву генерации.

Описывается алгоритм нахождения векто- С ра настройки модуля на произвольную логическую функцию и переменных.

1 ил., 1 табл.

О б

Сд

Ю

4)

CR

32 - 47 сложения по модулю два группы, «аи элемент 48 сложения по модулю два, Щ элемент И 49, и 5 информационных входов 50 — 54, 2 " 32 настроечных входа 55 — 86, вход 87 задания режима, выход 88.

Модуль работает в двух режимах — Э рабочем и контроля. айв

Рабочий режим.

В рабочем режиме на вход 87 задания режима модуля подается сигнал ,2 О, на информационные входы 50—

54 — двоичные переменные Х,-Х соот!

520505 настройки мочисла и перез У> значение гической функ- 15

° ° ° ю Х«)

1, 2

Ме

У, Ы

Р

Р =

Qg

0 =

0010 0000 .!1!!

0010 0000 tt01

ОООО ОООО 1101

0000 ОООО tioi

0000 ОООО 1110

0000,0000 10!1

0101 О!01 1110 (0010 0000 (0010 0000 (0010 ОООО (001Î 00t0 (0010 OD10 (0011 0О11 (0110 0110

ОО1О ОООО), оооо оооо), 1111 !101 1111), 0010 1ioi 0010), оо10 iiio ooio), ОО11 1О1! O011), 0110 1110 0110) . ветственно, на настроечные входы

55 - 86 — компоненты вектора настройки U -U, соответственно, значения которых принадлежат множеству (O,tj, На выходе 88 модуля реализуется логическая функция пяти переменных

К (Х <, Х „Х «, Х <, Х ), определяемая ,вектором настройки (Uqз gy ° os U3g )+ 10

Рассмотрим алгоритм дуля для произвольного менных. Обозначим чере реализуемой модулем ло ции и переменных f (Х, на (i-t)-м наборе„. i

Тогда исходным для нахождения вектора настройки U=(Ut„U,..., U ) бу- 20 дет вектор Я, = (7,;У «,,..., 7„) Таким образом, имеем U,. = О при

i < 31,4,5,8,9,11,13, 15,20,21,24,28, 12, 14, 16, 17, 18, 19, 22,23,25,26, 27, 30931).

Режим контроля.

В этом режиме модуль становится самопроверяемым и переводится в этот 40 режим подачей на вход 87 задания режима сигнала Е

В первом подрежиме контроля на информационные входы 50 — 54 подается сигнал логической единицы, на настро-,45 ечные входы 55 - 86 — сигнал логичес" кого нуля. При отсутствии неисправностей на выходе 88 модуля появляется

1 непрерывная последовательность импульсов типа меандр с периодом 4 где ь- задержка на вентиль.

Во втором подрежиме контроля на информационные входы 50 - 54 подает ся сигнал логического нуля, на настроечные входы 55 — 86 — сигнал логи55 ческой единицы. При отсутствии неисправностей на его выходе 88 также появляется непрерывная последовательность импульсов с периодом 4 . (Е,, Е,..., Z ) где Z ; ;= Y

i = 1, 2".

Далее формируется последовательность векторов Я„, Ы „ ..., W„, компоненты которых вычисляются согласно следующим рекуррентным соотношениям

1 « + где m = 2 ; i = О, 2 ; t = 1, ш;

1, и.

Вектор настройки составляется из компонент вектора Й „ следующим образом: U; =Е;, i =2j-1, 1 1 2"

П р и и е р. Найдем вектор настройки и модуля для логической функции

f (Х„Х„Х„Х„Х,) = (Х„ч Х,)

Очевидно, что

Появление любой константной неис" правности произвольной кратности (за исключением попарно тождественных константных неисправностей на входах элемента 48 сложения по модулю два, т.е. неисправности типа константа "1" или константа "О")приводит к срыву генерации импульсов либо в двух подрежимах контроля, либо в одном из них.

В режиме контроля не проверяется только одна константная неисправность на входе 87 задания режима (константа "О") . .Поскольку этот вход доступен, то обнаружение ее не вызывает трудностей.

Значения входных сигналов модуля приведены в таблице значений входных сигналов модуля для рабочего режима и режима контроля.

Таким образом, модуль, независимо от числа переменных, проверяется всего лишь двумя заранее известными наборами сигналов на его входах, которые переводят его в режим самоконтроля.

1520505 формула изобретения

Универсальный логический модуль, содержащий элемент сложения по модулю 5 два и 2" -1 элементов равнозначности (n-количество переменных реализуемых логических функций) ввпсод к-го ив которых (i = 1,2" -1) соединен с

i-м входом элемента сложения по мо- 10 дулю два, выход которого соединен с выходом модуля, п-1 информационных входов которого, взятых в различных сочетаниях С . (j = 1, п-1; k 1,Я, соединены с первым входом j-го элемен 15 та равнозначности, о т л и ч а ю— шийся тем,что, с целью упрощения, он содержит 2" элементов ИЛИ, 2 " элементов сложения по модулю два группы и элемент И, выход которого соеди-20 нен с вторым входом i-ro элемента равСигналы модуля

Настроечные Вход задавходы ния режима

Выход

1 р ° ° °

0 ), 0

0 ° .. 0

1 ... 1

1 ... 1

Контроль

° ° °

Генерация непрерывной последовательности импульсов

Режим Информационные входы

Рабочий Х,, ..., Х„ нозначности, первый вход элемента И соединен с выходом элемента сложения по модулю два, второй вход элемента

И соединен с входом задания режима модуля, и-й информационный вход которого соединен с первым входом s-го элемента ИЛИ (s = 1 2 " ), второй вход которого соединен с s-м настроечным входом модуля, выход s-ro элемента ИЛИ соединен с первым входом в-го элемента сложения по модулю два группы, второй вход которого соединен с (2" + s)-м настроечным входом модуля, выход i-ro элемента сложения по модулю два группы соединен с третьим входом i-ro элемента равнозначности, выЬ- < ход 2 -го элемента сложения по мо)е-1 дулю два группы соединен с 2 -м входом элемента сложения по модулю два.

1520505 т

Редактор В.Данко Техред А.Кравчук

Корректор Л, Бескид

Заказ 6758/49 Тираж 668 Подписное

ВНЙИПИ Государственного комитета по изобретениям и открытиям лри ГКНТ СССР

113035, Москва, Ж-35, Раушская наб, д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Универсальный логический модуль Универсальный логический модуль Универсальный логический модуль Универсальный логический модуль 

 

Похожие патенты:

Изобретение относится к радиоэлектронике и может использоваться в устройствах автоматического контроля и для создания резервированных систем

Изобретение относится к логическим элементам, предназначенным для формирования пороговых логических функций

Изобретение относится к автоматике, вычислительной технике и может использоваться в системах управления

Изобретение относится к вычислительной технике и предназначено для использования в полупроводниковых интегральных схемах в качестве формирователя импульсов и буферных каскадов дешифраторов

Изобретение относится к вычислительной технике и предназначено для использования в полупроводниковых интегральных схемах в качестве формирователя импульсов и буферных каскадов дешифраторов

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств переработки данных

Изобретение относится к области импульсной техники и может быть использовано в качестве формирователя и преобразователя уровней сигналов в интегральных микросхемах в частности, для согласования по уровням сигналов КМДП и ТТЛ логических схем

Изобретение относится к вычислительной технике и может быть использовано в БИС ОЗУ на КМДП-транзисторах при построении детекторов изменения адресных сигналов для выполнения операции ИЛИ-НЕ над сигналами от детекторов изменения отдельных адресов

Изобретение относится к области вычислительной техники и может быть использовано в интегральных КМДП-схемах в качестве формирователя сигналов и логического устройства

Изобретение относится к вычислительной технике и может быть использовано при проектировании дискретных систем с высокой достоверностью функционирования, работа которых основана на использовании парафазной логики

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх