Устройство преобразования уровней сигналов на кмдп- транзисторах

 

Изобретение относится к области импульсной техники и может быть использовано в качестве формирователя и преобразователя уровней сигналов в интегральных микросхемах в частности, для согласования по уровням сигналов КМДП и ТТЛ логических схем. Целью изобретения является упрощение устройства и повышение его быстродействия. Цель достигается за счет уменьшения числа МДП-транзисторов в устройстве и уменьшения величины постоянных времени цепей перезаряда узловых емкостей, определяющих быстродействие устройства. При этом уменьшены емкостные нагрузки и суммарная величина сопротивлений транзисторов в открытом состоянии. Устройство содержит 18 МДП-транзисторов, из которых транзисторы 1-9 имеют канал P- типа, а транзисторы 10-18 - канал N-типа. Устройство снабжено также инверсным 19 и прямым 20 выходами, входом 21, двумя шинами питания 22 и 23 и двумя шинами 24 и 25 опорного напряжения. 1 ил.

СОК)3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU „„1506543

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4391068/24-21 (22) 14.01.88 (46) 07.09.89. Бюп. № 33 (72) В.Ю.Ручин (53) 68 1 ° 325.65 (088.8) (56) Патент США № 4380710, кл. Н 03 К 19/094, 05.02.8 1.

Каталог фирмы "Harris Linear, Data Acquisition Products", 1982, с. 3-6. (51)4 Н 03 К 19/094, 17/687

2 (54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ УРОВНЕЙ СИГНАЛОВ HA К14ЩП-ТРАНЗИСТОРАХ (») Изобретение относится к области импульсной техники и может быть использовано в качестве формирователя и преобразователя уровней сигналов в интегральных микросхемах, в частности для согласования по уровням сигналов КИДП и ТТЛ логических схем. Целью изобретения является уп3 1506543 рощение устройства и повышение его быстродействия. Цепь достигается за счет уменьшения числа МДП-транзисторов в устройстве и уменьшения вели5 чины постоянных времени цепей перезаряда узловых емкостей, определяющих быстродействие устройства. При этом уменьшены емкостные нагрузки и суммарная величина сопротивлений 10 транзисторов в открытом состоянии.

Устройство содержит 18 МДП-транзисторов, из которых транзисторы 1-9 имеют канал р-типа, а транзисторы

10-18 — канал п-типа. Устройство снабжено также инверсным 19 и прямым

20 выходами, входом 21, двумя шинами питания 22 и 23 и двумя шинами 24 и 25 опорного напряжения. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в качестве преобразователя уровней сигналов или формирователя импульсов в интегральных микросхемах, в частности при формировании сигналов КМДП-схем от входных сигналов

ТТЛ-схем.

Цель изобретения — упрощение устройства и повышение его быстродействия °

Цель достигается путем уменьшения числа МДП-транзисторов в устройстве и уменьшения величины постоянных времени цепей перезаряда узловых емкостей, определяющих быстродействие устройства.

На чертеже приведена принципиальная схема устройства преобразования уровней сигналов на ЩЦП-транэисто- 35 рах.

Устройство содержит восемнадцать транзисторов, причем транзисторы 1-9 имеют канал р-типа, а транзисторы

10-18 — канал п-типа. 40

Устройство снабжено также инверсным выходом 19, прямым выходом 20, входом 21, двумя шинами 22 и 23 питания и двумя 24 и 25 шинами опорного напряжения. 45

Вход 21 устройства соединен с затворами транзисторов 9 и 17, подложки которых подключены соответственно к первой 24 и второй 25 шинам опорного напряжения, к которым под- 50 ключены также в свою очередь истоки и подложки соответственно транзисторов 18 и 8, затворы которых соединены с затворами транзисторов 2, 11, 4 и 13, а также со стоками транзисто-55 ров 18 и 8.

Стоки транзисторов 1, 2 и 17 объединены и подключены к затвору транзистора 3, а объединенные стоки тран-зисторов 9 11 подключены к затвору транзистора 12.

Затворы транзисторов 1, 5, 10 и

14 объединены и подключены к объединенным между собой стокам транзис-.îðîâ 3, 4 12 и 13. Стоки транзисторов 5 и 14 объединены и подключены к затворам транзисторов 6 и 15, а также к инверсному выходу 19. Стоки транзисторов 6 и 15 подключены к прямому выходу 20 и к объединенным между собой затворам транзисторов 7 и и 16.

Истоки и подложки транзисторов 1-7 подключены к первой шине 22 питания, а истоки и подложки транзисторов 1016 — к второй шине 23 питания.

Транзисторы 1, 4, 10 и 13 являются нагрузочными и имеют высокое сопротивление канала в открытом состоянии.

Остальные транзисторы являются ключевыми и обладают низким сопротивлением канала в открытом состоянии.

Устройство работает следующим образом.

На шины 22 и 23 питания подаются напряжения, которые соответствуют уровням сигналов КМДП-схем, например

+, -15 В. На шины 24 и 25 опорного напряжения подаются напряжения низкого уровня, соответствующие, например, напряжениям питания ТТЛ-схем.

Относительно напряжений на шинах 24 и 25 на вход 21 подается логический сигнал с небольшой амплитудой, например, от ТТЛ-схемы.

На выходах 19 и 20 при этом формируются в противофазе сигналы с большой амплитудой в соответствии с напряжениями на шинах 22 и 23 питания °

Пусть в исходном состоянии на инверсном выходе 19 уровень напряжения совпадает .с напряжением на шине 22 питания, а на прямом выходе 20 — с

6543

5 150 напряжейием на шине 23 питания. При этом транзисторы 2, 4 и 8 закрыты, а транзисторы 11, 13 и 18 открыты, открыт также транзистор 1, а транзистор 10 заперт.

При подаче на вход 21 уровня напряжения, совпадающего с напряжением на шине 25 опорного напряжения в узле, образованном стоками транзисторов 17, 1, 2 через транзисторы 17 и 18 устанавливается уровень напряжения, близкий к напряжению на шине

24 опорного напряжения. Через открывшийся транзистор 3 в узле, образованном стоками транзисторов 3, 4, 12, 13 и затворами транзисторов 5, 14, 1, 10, устанавливается напряжение, близкое к напряжению шины 22 питания, которое закроет транзистор 5 и откроет транзистор 14. В узле, образованном стоками транзисторов 5, 14 и инверсным выходом 19, устанавливается напряжение, совпадающее с напряжением на шине 23 питания. Транзистор 15 закрывается, транзистор 6 открываетсн. В узле, образованном стоками транзисторов 6, 15, затворами транзисторов 7, 16 и прямым выходом 20 устанавливается напряжение, совпадающее с напряжением на шине 22 питания ° Закрывается транзистор 7, открывается транзистор 16. В узле, образованном стоками транзисторов 7, 16, устанавливается уровень напряжения, совпадающий с напряжением на шине 23. Этот уровень напряжения открывает транзисторы 4, 2, 8 и эакрьгвает транзисторы 13, 18, 11. Через открытый транзистор 2 в узле, обра— зованном стоками транзисторов 1, 17, 2 и затвором транзистора 3, устанавливается исходный уровень напряжения, совпадающий с напряжением на шине 22 питания, который закрывает транзистор 3 ° Уровень напряжения, установившийся в узле, образованном стоками транзисторов 3, 4, 12, 13, сохраняется благодаря открытому транзистору 4. Напряжение в узле, образованном стоками транзисторов 9, 10, 11, от рассматриваемого входного воздействия не изменяется, совпадает с уровнем напряжения на шине 23 и поддерживается на этом уровне после закрывания транзистора 11 открытым транзистором 10. Открывание транзистора 8 и закрывание транзистора

11 подготавливает схему к следующе10

45 му переключению по входному сигналу, совпадающему по уровню напряжения с напряжением на шине 24 опорного напряжения. Подача на вход 21 схемы этого сигнала приводит к открыванию транзистора 9. Через открытые тран.зисторы 8 и 9 в узле, образованном стоками транзисторов 9, 10, 11, устанавливается напряжение, близкое к напряжению на шине 25 опорного напряжения. Этот уровень напряжения открывает транзистор 12. В узле, образованном стоками транзисторов 3, 4, 12, 13, устанавливается уровень напряжения, близкий к напряжению на шине 23 питания.

Далее переключение узлов схемы происходит в той же последовательности, которая приведена для первого переключающего сигнала. В результате этих переключений в узле, образованном стоками транзисторов 7, 16, устанавливается уровень напряжения, совпадающий с напряжением на шине 22 питания. Этот уровень напряжения закрывает транзисторы 4, 2, 8 и открывает транзисторы 13,,18, 11.

Через открытый транзистор 11 в узле, образованном стоками транзисторов

9, 10, 11, устанавливается исходный уровень напряжения, совпадающий с напряжением на шине 22 питания, ко. торый закрывает транзистор 12. Уровень напряжения, установившийся в узле, образованном стоками транзисторов 3, 4, 12 и 13, сохраняется открытым транзистором i3. Напряжение в узле, образованном стоками транзисторов 1, 2, 17, от рассматриваемого второго входного воздействия не изменяется, совпадает с напряжением питания на шине 22 и поддерживается на этом уровне после включения транзистора 2 открытым транзистором 1.

На этом цикл переключений заканчивается, состояние схемы соответствует состоянию, принятому эа исходное.

Предлагаемое устройство содержит на два ИДП-транзистора меньше. . Скорость переключения повышена как эа счет снижения емкостной нагрузки в узлах схемы, поскольку общее число транзисторов меньше, так и за счет уменьшения суммарного сопротивления в цепях переключения узловых емкостей при соответствующем выборе параметров транзисторов. Так сопро1506543

Составитель В.Пементуев

Редактор С.Патрушева Техред М.Моргентал Корректор Т.Малец

Заказ 5446/55 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕ1Г) (".СР

113035, Москва, Ж 35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгорол, "r. Гаг, гпн>,1м! тивления транзисторов 8 и 18 в открытом состоянии могут быть выбраны достаточно малыми, с тем, чтобы они не оказывали заметного влияния на время переключения.

Предлагаемое устройство может работать на достаточно большую емкостную нагрузку в виде КАП-логи-: ческих схем и может быть использовано также для коммутации аналоговых сигналов.

Ф о р м у л а и з обретения

Устройство преобразования уровнеи сигналов на К1ЩП-транзисторах, содержащее восемнадцать транзисторов, из которых первые девять имеют канал р-типа, а остальные — канал п-типа, затвор первого транзистора соединен с- затворами пятого, десятог0 и че-. тырнадцатого транзисторов и со стоками третьего, четвертого, двенадцатого и тринадцатого транзисторов, затвор второго транзистора соединен с затворами четвертого, одиннадцато- 25 го, тринадцатого транзисторов и со стоками седьмого и шестнадцатого транзисторов, затвор третьего транзистора соединен со стоком второго транзистора, затвор двенадцатого транзистора соединен со стоком одиннадцатого транзистора., затвор шестого транзистора соединен с затвором пятнадцатого транзистора, со стоками пятого и четырнадцатого транзисторов

35 и с инверсным выходом, затворы седьмого и шестнадцатого транзисторовсоединены и подключены к стокам шестого и пятнадцатого транзисторов и к прямому выходу, затвор семнадцатого транзистора соединен с затвором девятого транзистора и с входом устройства, истоки и подложки транзисторов с первого по седьмой подключены к первой шине питания, истоки и подложки транзисторов с десятого по шестнадцатый подключены к второй шине питания, подложка семнадцатого транзистора подключена к первой шине опорного напряжения, подложка девятого транзистора подключена к второй шине опорного напряжения, затворы восьмого и восемнадцатого транзисторов соединены, о т л и ч а ю щ е е с я тем„ что, с целью упрощения и повышения быстродействия, стоки первого, второго и семнадцатого транзисторов объединены, исток семнадцатого транзистора соединен со стоком восемнадцатого транзистора, исток и подложка которого подключены к первой шине опорного напряжения, а стоки девятого, десятого и одиннадцатого транзисторов также объединены и исток девятого транзистора соединен со стоком восьмого транзистора, исток и подложка которого подключены к второй шине опорного напряжения, а затвор восьмого транзистора соеди° нен со стоком седьмого транзистора.